折疊插值A(chǔ)-D轉(zhuǎn)換器前臺(tái)校準(zhǔn)技術(shù)研究及電路實(shí)現(xiàn).pdf

1、折疊插值A(chǔ)/D轉(zhuǎn)換器由于采用折疊技術(shù)和插值技術(shù)，在實(shí)現(xiàn)超高速高精度A/D轉(zhuǎn)換器領(lǐng)域具有良好的潛力，但是由于折疊插值A(chǔ)/D轉(zhuǎn)換器采用全開(kāi)環(huán)結(jié)構(gòu)，工藝失配引入的失調(diào)失配誤差會(huì)嚴(yán)重限制超高速采樣時(shí)的精度性能。國(guó)內(nèi)外研究人員提出并采用各種校準(zhǔn)技術(shù)來(lái)消除失調(diào)失配誤差對(duì)折疊插值A(chǔ)/D轉(zhuǎn)換器性能的影響。其中前臺(tái)校準(zhǔn)技術(shù)簡(jiǎn)單高效、設(shè)計(jì)復(fù)雜度小，在提升折疊插值A(chǔ)/D轉(zhuǎn)換器性能方面具有重要研究意義和應(yīng)用價(jià)值，本文將重點(diǎn)研究。
　　本文首先介紹了折疊插

2、值A(chǔ)/D轉(zhuǎn)換器的工作原理，針對(duì)10bits、1GSps的設(shè)計(jì)指標(biāo)，采用了兩通道時(shí)間交織六級(jí)流水線級(jí)聯(lián)的折疊插值架構(gòu)，在此基礎(chǔ)上對(duì)通道內(nèi)和通道間存在的失調(diào)失配、增益誤差等非理想因素進(jìn)行了分析和建模。其次研究了基于電流舵DAC的前臺(tái)校準(zhǔn)技術(shù)，設(shè)計(jì)了前臺(tái)校準(zhǔn)流程和誤差補(bǔ)償控制算法，從而達(dá)到校準(zhǔn)預(yù)放大器輸出失調(diào)、第二級(jí)和第三級(jí)折疊器輸入對(duì)管失調(diào)和尾電流源失配，以及保證參考電壓范圍精確的目的。最后設(shè)計(jì)了折疊插值A(chǔ)/D轉(zhuǎn)換器前臺(tái)校準(zhǔn)關(guān)鍵電路，包括用

3、于產(chǎn)生校準(zhǔn)參考電壓信號(hào)的前臺(tái)校準(zhǔn)向量DAC電路、校準(zhǔn)預(yù)放大器輸出失調(diào)的電流舵DAC電路。其中電流舵DAC電路采用“5+2”分段式結(jié)構(gòu)，即高5位采用溫度計(jì)碼控制單位電流源，低2位采用二進(jìn)制碼控制加權(quán)電流源，該結(jié)構(gòu)保證精度的同時(shí)減小了電路消耗的面積。另外，還設(shè)計(jì)了帶隙基準(zhǔn)電壓源和電流偏置產(chǎn)生電路。
　　本文基于TSMC0.18μm CMOS工藝，利用Cadence Spectre軟件完成了電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，所設(shè)計(jì)的誤差

4、補(bǔ)償控制算法可以使校準(zhǔn)后的輸出信號(hào)不斷逼近校準(zhǔn)參考電壓信號(hào)，實(shí)現(xiàn)了誤差校準(zhǔn)，有效地消除了折疊插值A(chǔ)/D轉(zhuǎn)換器的失調(diào)誤差;所設(shè)計(jì)的前臺(tái)校準(zhǔn)向量DAC分辨率達(dá)到7.92bits，其產(chǎn)生的校準(zhǔn)參考電壓信號(hào)的個(gè)數(shù)滿足了前三級(jí)折疊器需要校準(zhǔn)的過(guò)零點(diǎn)數(shù)目要求;校準(zhǔn)預(yù)放大器輸出失調(diào)的電流舵DAC校準(zhǔn)電路單個(gè)臺(tái)階造成的過(guò)零點(diǎn)偏移為0.544mV，滿足了A/D轉(zhuǎn)換器精度指標(biāo)所要求的補(bǔ)償精度，補(bǔ)償范圍為70.169mV，滿足了補(bǔ)償范圍要大于模擬量化通路中可