折疊內(nèi)插A-D轉(zhuǎn)換器系統(tǒng)性能和內(nèi)插方式研究.pdf

1、研究和發(fā)展高速、低功耗、面積小的高速模數(shù)轉(zhuǎn)換器對于無線局域網(wǎng)、通訊系統(tǒng)和雷達等應用領域的系統(tǒng)芯片設計來說是具有非常重要的意義。折疊內(nèi)插結構模數(shù)轉(zhuǎn)換器由于在速度、分辨率、功耗和芯片面積等方面具有良好的特性而成為了近年來的一個研究熱點。
　　 本文采用折疊內(nèi)插結構，研究設計了一款基于標準CMOS工藝、1.8V電源電壓、10位分辨率、IV差分輸入范圍、采樣速率為100MS/s的高速模數(shù)轉(zhuǎn)換器。具體電路設計中，負責A/D轉(zhuǎn)換器整體結構分

2、析和子A/D轉(zhuǎn)換器模塊的功能和性能的分析和設計。在以提高系統(tǒng)性能為目標和降低噪聲對有用信號的影響、抑制失調(diào)誤差的思路下，對關鍵模塊進行優(yōu)化，顯著提高了系統(tǒng)的性能。設計了一個全差分帶離散型共模反饋的高速采樣保持電路；在預放大器、折疊放大器、子A/D轉(zhuǎn)換器前端加入分布式T/H電路，有效隔離了各級的噪聲；在預放大器的兩邊采用了冗余單元來減小邊界效應；在預放大器輸出、折疊器輸出、子A/D轉(zhuǎn)換器輸出采用電阻內(nèi)插的環(huán)形平均技術使鄰近放大器的輸出相互

3、作用，并利用信號的奇對稱性消除內(nèi)插邊界效應的影響，改善了系統(tǒng)的DNL和INL;此外，對電阻內(nèi)插產(chǎn)生的誤差機理建立數(shù)學模型進行深入分析，提出了消除誤差的三種方法思路，并給出了電路實現(xiàn)；對三種內(nèi)插方式進行了研究，從電路實現(xiàn)和對系統(tǒng)性能的影響角度比較了三種內(nèi)插方式的特點。
　　 論文采用SMIC0.18μmlP6M工藝，設計了一種10位100MS/s折疊內(nèi)插流水線結構A/D轉(zhuǎn)換器，并進行版圖實現(xiàn)。整個ADC系統(tǒng)DNL最大為0.6LSB