低電壓低功耗數(shù)字集成電路技術研究.pdf

1、近幾年，大量低功耗應用開始興起，這些應用包括射頻識別(RFID)，無線傳感節(jié)點、醫(yī)療電子。而降低電源電壓作為首先可以二次方的降低動態(tài)功耗和線性的降低漏電功耗，極低電壓數(shù)字電路設計為能耗效率和功耗消耗要求較高的應用提供了一個平臺，因此降低電源電壓在低功耗設計中仍是主要的關注點。
　　本文對低電壓數(shù)字電路設計技術和低功耗數(shù)字集成電路的設計技術進行了深入研究，著眼于低電壓數(shù)字電路設計流程的各環(huán)節(jié)展開全面研究，包括標準單元庫的穩(wěn)定性評價、

2、近/亞閾值標準單元庫設計方法、低電壓下標準單元庫的特征化以及一定應用需求下的最優(yōu)工作電壓評價。同時，針對數(shù)字電路低功耗設計，對時鐘門控技術、多閾值技術、多電壓設計技術展開研究，完成了門控技術、多閾值技術和多電壓設計的流片實驗。
　　本文設計了標準單元庫驗證電路、基于定制庫的 FIR電路，并采用中芯國際130nm CMOS工藝，進行了測試驗證。測試結果表明，近/亞閾值標準單元庫在0.3V下具有很好的穩(wěn)定性，最低可工作在150mV，驗