CMOS數(shù)字電路ESD保護電路效應建模與機理研究.pdf

1、近年來，高功率微波（HPM）對以計算機為代表的數(shù)字電路擾亂、毀傷作用以及防護技術研究成為眾多學者關注熱點。為了進一步分析微波脈沖對數(shù)字電路的作用過程與損傷機理，針對數(shù)字電路器件級效應研究是其中的一個重要環(huán)節(jié)。
　　當前，CMOS技術在數(shù)字電路系統(tǒng)應用中仍占據(jù)主導地位；另一方面，靜電（ESD）保護電路廣泛存在于 CMOS數(shù)字電路輸入、輸出端口，且與器件緩沖、邏輯電路部分相對獨立，耦合進入電路的微波脈沖將首先與ESD保護電路產生作用。

2、盡管有學者開展了包含ESD電路在內的CMOS電路單元器件反相器HPM效應與建模研究工作，但相關ESD部分模型并未考慮對ESD脈沖能量泄放通道起著關鍵作用的寄生電路建模。本論文以 CMOS反相器為切入點，重點進行了基于MOSFET晶體管ESD保護電路HPM效應SPICE建模技術研究，結合實驗室數(shù)字電路HPM效應機理研究基礎，構建了一個較為完整的CMOS反相器HPM效應典型電路模型，并進行了微波脈沖注入效應模擬仿真，由此完成了一些HPM效應

3、機理規(guī)律分析。
　　首先，基于CMOS數(shù)字電路端口 ESD保護電路工作原理，優(yōu)化了 MOSFET寄生晶體管與襯底電阻電路參數(shù)，構建了 ESD保護電路（ggNMOS和 gcPMOS）等效電路模型，并進行了單管功能電路模擬計算驗證；其次，建立了人體放電模式（HBM）仿真測試電路，使用一個單級反相器作為負載，對具有ggNMOS、gcPMOS電路組合形式的端口 ESD保護電路進行功能測試，仿真表明：在 HBM測試波形下，本文所構建的ESD

4、保護電路能夠有效降低反相器邏輯電路輸入ESD電平至敏感電壓范圍以下，端口放電仿真波形與文獻結果取得良好一致；最后，對某多級反相器HPM電路模型（輸入端口ESD保護電路采用上述電路拓撲）進行微波脈沖注入HSPICE模擬仿真研究，并對比分析無ESD保護電路的仿真結果，從而了解和掌握ESD保護電路在CMOS數(shù)字電路HPM擾亂效應中的作用機理。
　　模擬計算與仿真結果表明：輸入端口ESD保護電路具有一定的電容加載濾波效應，使得擾亂閾值增大