CMOS集成電路ESD保護技術的研究和設計.pdf

1、靜電放電（Electronic-Static Discharge, ESD）是IC生產制造過程中非常普遍的現(xiàn)象，因而ESD保護電路也是集成電路設計的重要部分，它直接影響IC的性能和使用壽命。隨著半導體制造工藝的不斷進步，CMOS工藝的特征尺寸不斷下降，柵氧化層厚度不斷降低，氧化層擊穿電壓不斷下降，以及先進工藝（如LDD工序，salicide工序）的使用，都會直接影響ESD保護電路的性能，因此，IC設計中ESD保護電路的研究與設計變得尤為

2、迫切重要。
　　本文的主要內容包括以下幾個方面：
　?。?）ESD相關理論研究。分析了集成電路中靜電產生的原因及其對IC的危害，介紹了IC中ESD失效模式和四種放電模型、ESD的測試方法。
　　（2）ESD保護方案的設計。首先研究了常用ESD保護器件（二極管、MOSFET、SCR、電阻）的物理特性，因為ESD保護電路的設計主要是利用CMOS器件的I-V特性。本文主要是設計一款OTP存儲芯片的ESD保護方案，根據(jù)ESD電

3、流的路徑，設計了與之相對應的低阻電流通路，并設計了芯片各個模塊的ESD保護電路。
　?。?）ESD保護電路的版圖設計及全芯片的ESD保護網絡。標準工藝中的LDD與salicide工序可以提升普通器件的性能，卻會大大降低ESD保護器件的性能，因此ESD保護電路的版圖與普通電路的版圖有很大不同，對此做出了相應的版圖加強措施。最后設計了全芯片的ESD保護網絡。芯片基于0.18μm工藝實現(xiàn)了成功流片。
　　（4）芯片ESD測試。芯片