高速電容層析成像系統(tǒng)設(shè)計(jì).pdf

1、兩相流廣泛存在于自然界和工業(yè)生產(chǎn)中，其參數(shù)的實(shí)時(shí)檢測(cè)難度較大，是一個(gè)亟待發(fā)展的研究領(lǐng)域。電容層析成像技術(shù)(Electrical Capacitance Tomography，ECT)具有成本低、非侵入性、適用范圍廣和安全性能佳等特點(diǎn)，是過(guò)程層析成像技術(shù)的研究熱點(diǎn)之一，已發(fā)展成為一項(xiàng)重要的兩相流參數(shù)檢測(cè)技術(shù)。 但是電容層析成像技術(shù)發(fā)展至今還不完善，在系統(tǒng)設(shè)計(jì)和應(yīng)用上尚存在不少問(wèn)題和難點(diǎn)。本文針對(duì)制約ECT技術(shù)實(shí)時(shí)性的微弱電容測(cè)量速

2、度和數(shù)據(jù)采集處理速度等問(wèn)題進(jìn)行了研究，研制了一套基于DSP和USB2.0技術(shù)的高速ECT系統(tǒng)。經(jīng)測(cè)試，該系統(tǒng)在保持較高測(cè)量精度的同時(shí)，極大地提高了數(shù)據(jù)采集速度。 本文的主要工作如下： (1) 深入分析了基于差分采樣法的微弱電容測(cè)量電路，通過(guò)合理的時(shí)序設(shè)計(jì)消除了電子開(kāi)關(guān)的電荷注入效應(yīng)；分析了電路的抗雜散電容性能；同時(shí)提出了微弱電容的測(cè)量模型，并分析了影響測(cè)量電容分辨率的因素。通過(guò)將微弱電容測(cè)量電路模塊化設(shè)計(jì)，直接安裝在徑向

3、電極上，實(shí)現(xiàn)了并行激勵(lì)、串行測(cè)量，極大地提高了電容檢測(cè)速度，增強(qiáng)了抗干擾能力。 (2) 設(shè)計(jì)了基于數(shù)字信號(hào)處理器(Digital Signal Processor,DSP)和復(fù)雜可編程邏輯器件(Complex Programmable Logic Device，CPLD)的EUT控制處理結(jié)構(gòu)，優(yōu)化了模擬信號(hào)通道及模數(shù)轉(zhuǎn)換環(huán)節(jié)，引入通用串行總線(Universal SerialBus，USB)技術(shù)設(shè)計(jì)了ECT的高速通訊模塊，最后按