FC-AE-1553高速數(shù)據(jù)傳輸系統(tǒng)研究.pdf

1、隨著航空電子系統(tǒng)中語音、視頻等業(yè)務的開展以及大量傳感器的使用，航空電子系統(tǒng)對其數(shù)據(jù)總線的吞吐量和實時性提出了更高的要求。傳統(tǒng)航空數(shù)據(jù)總線 MIL-STD-1553已經(jīng)不能滿足這一需求。FC-AE-1553除了擁有光纖通道的傳輸速度之外，還能兼容傳統(tǒng)航空數(shù)據(jù)總線MIL-STD-1553，已成為航空電子系統(tǒng)研究的熱點和關鍵。
　　FPGA作為一種半定制的專用集成電路（ASIC），其可用資源豐富，擁有可編程性，非常適用于航空電子系統(tǒng)中的

2、數(shù)據(jù)總線研究。本文基于 Spartan-6開發(fā)平臺，給出了FC-AE-1553高速數(shù)據(jù)傳輸系統(tǒng)的基本結構，結合系統(tǒng)需求，確定了系統(tǒng)內的主要研究方向，主要內容如下：
　　1.設計了一種FC-AE-1553高速數(shù)據(jù)傳輸系統(tǒng)的基本結構。通過對系統(tǒng)結構的研究，分析了可能會限制系統(tǒng)中光纖通道傳輸速度的因素。
　　2.針對系統(tǒng)傳輸設備與上位機通信之間可能存在的速度瓶頸問題，本文采用了一種基于DMA數(shù)據(jù)傳輸方式的PCIe通信軟硬件設計方案

3、。分析與驗證結果表明，該方案可以滿足系統(tǒng)對傳輸設備與上位機之間通信速度的需求。
　　3.針對傳輸設備采用 QoS保障機制時可能存在的處理速度瓶頸問題，通過結合在大數(shù)據(jù)處理中采用的幾種實時處理結構的優(yōu)點，采用模塊化和狀態(tài)機相結合的設計思想，提出了一種 QoS保障機制中堆排序的 on-the-fly處理結構模型。對 on-the-fly處理結構模型及其對應的 FPGA處理模塊進行仿真與分析，結果表明該設計可以滿足系統(tǒng)對QoS處理速度的