應用于ieee802.11n調制解調的低功耗fftifft處理器設計

1、 密 級 0 桂林電子科技大學 碩 士 學 位 論 文 （全日制 （全日制專業(yè)學位 專業(yè)學位碩士） 碩士） 題目 應用于 IEEE 802.11n 調制解調的 0 低功耗 FFT/IFFT 處理器設計 0 （英文） （英文） Design of an FFT/IFFT Processor with Low Power 0 Consumption

2、for Modulation in 802.11n 0 0 研 究 生 學 號: 1108520818 0 研 究 生 姓 名: 石欽 0 指導教師姓名、職務 指導教師姓名、職務: 林基明 教授 0 申 請

3、學 位 門 類: 工程碩士 0 學科、專 學科、專 業(yè) 名 稱: 電子與通信工程 0 提 交 論 文 日 期: 2014 年 4 月 0 論 文 答 辯 日 期: 2014 年 6 月 0 摘 要 I 摘 要 IEEE 802.11n 協(xié)議是當今無線局域網寬帶通信

4、硬件實現(xiàn)的主要方式，而FFT/IFFT 是實現(xiàn) IEEE 802.11n OFDM 系統(tǒng)中多載波調制和解調功能的主要方式，是實現(xiàn)寬帶通信協(xié)議的核心數據處理部件。因此，研究更低功耗、更適合 ASIC 芯片實現(xiàn)的 FFT/IFFT 處理器，對于無線局域網通信有著重要的應用意義和實用價值。本文研究了符合 IEEE802.11n 協(xié)議中 SISO-OFDM 系統(tǒng)的一種優(yōu)化的 FFT/IFFT ASIC 實現(xiàn)的設計方法。 1、算法方面，根據 OF

5、DM 系統(tǒng)需完成 64 點、128 點快速傅里葉變換（FFT）的要求， FFT 處理器選擇基 2、基 4 混合算法，著重優(yōu)化了 IFFT 算法，不僅保證了處理器的運算速度，還實現(xiàn)了硬件資源的共用。 2、硬件架構方面，根據系統(tǒng)需求，選用了較為適合 ASIC 集成實現(xiàn)的流水線型單路延遲反饋結構（SDF, Single-path Delay Feedback） ，保證了單數據流的高效處理。 3、硬件實現(xiàn)中，采用優(yōu)化的蝶形運算單元，與傳統(tǒng)的蝶形

6、運算單元相比，減少了乘法器的使用，較大減少了硬件開銷；同時，精簡了旋轉因子的存儲，減少了 ROM面積；增加了動態(tài)存取的輸出寄存器，有利于應用。 通過 Matlab 仿真與硬件代碼仿真結果對比，得到 64 點 FFT 平均量噪比為45.53dB， 128 點 FFT 平均量噪比為 47.3dB。 輸入輸出位寬為 10 比特時， 在 UMC 0.11μm CMOS 工藝下綜合，面積約為 0.3mm2。與傳統(tǒng)的存儲器結構 FFT 相比，由于大

7、為減少了硬件開銷， 減少了芯片面積和電路功耗， 提高了芯片性價比。 綜合過后，完成了版圖設計、靜態(tài)時序分析及形式驗證。版圖面積為 0.819×0.809mm2，內核面積為 0.738×0.729mm2，總功耗約為 9.53mW。其工作頻率最高可達到 100MHz，完全滿足 802.11n 協(xié)議 80MHz 的最高時鐘頻率要求。 關鍵詞： 關鍵詞：FFT/IFFT 流水線結構 單路延遲反饋 優(yōu)化蝶形運算單元