數(shù)字頻率測量系統(tǒng)的設(shè)計(jì)【畢業(yè)論文】

1、<p>　　本科畢業(yè)論文(設(shè)計(jì))</p><p><b>　?。ǘ?屆）</b></p><p>　　數(shù)字頻率測量系統(tǒng)的設(shè)計(jì)</p><p>　　所在學(xué)院 </p><p>　　專業(yè)班級 電氣工程及其自動(dòng)化 </p>&

2、lt;p>　　學(xué)生姓名 學(xué)號 </p><p>　　指導(dǎo)教師 職稱 </p><p>　　完成日期 年 月 </p><p><b>　　摘 要</b></p><p>　　頻率測量是電

3、子測量技術(shù)中最基本的測量之一。頻率測量方法的精度和效能常常決定了測量儀表或控制系統(tǒng)的性能。由于社會(huì)發(fā)展的需要，對信息傳輸和處理的要求越來越高，將需要更高準(zhǔn)確度和更寬測量范圍的頻率測量技術(shù)。同時(shí)，測頻系統(tǒng)的成本、便攜性和附加功能也越來越為人們所關(guān)注。而這些都是現(xiàn)有的頻率測量系統(tǒng)亟待改進(jìn)的地方。</p><p>　　針對以上情況，本文展開了基于PSoC的多路高精度頻率測量系統(tǒng)的設(shè)計(jì)。首先在現(xiàn)有頻率測量方法基礎(chǔ)上通過理

4、論分析和誤差計(jì)算，提出了改進(jìn)的多周期同步測頻法，并以此為理論基礎(chǔ)，以可編程片上系統(tǒng)芯片CY8C29666作為系統(tǒng)核心，結(jié)合PSoC芯片集成度高、系統(tǒng)資源豐富、配置靈活、性價(jià)比高、穩(wěn)定抗干擾等優(yōu)點(diǎn)進(jìn)行了系統(tǒng)硬件的設(shè)計(jì)。所有測量結(jié)果通顯示模塊在液晶顯示器上實(shí)時(shí)顯示出來。在系統(tǒng)硬件平臺基礎(chǔ)上，使用PSoC Designer集成開發(fā)環(huán)境進(jìn)行了系統(tǒng)軟件的設(shè)計(jì)，實(shí)現(xiàn)了對0．1Hz～1OMHz之間四路并行信號頻率的高精度測量。最后，結(jié)合實(shí)驗(yàn)數(shù)據(jù)進(jìn)行了

5、誤分析，并提出進(jìn)一步改進(jìn)的方法。</p><p>　　本文設(shè)計(jì)的基于PSoC的高精度頻率測量系統(tǒng)，接口電路簡單，實(shí)現(xiàn)了高集成度、高速和高可靠性，提高了頻率測量的精度，同時(shí)由于PSoC器件的結(jié)構(gòu)和功能優(yōu)勢，簡化了儀表的設(shè)計(jì)，進(jìn)一步降低了成本。</p><p>　　關(guān)鍵詞：PSoC；頻率測量；高精度；同步測頻法；PSoC Designer</p><p><b&g

6、t;　　Abstract</b></p><p>　　The frequency measurement is one of most basic surveys in the electronic measurement technology．The precision and the potency of the frequency measurement method usually decid

7、e these measuring instruments or the control system performance．Due to the needs of social development，information transmission and processing of increasingly high demand will need a higher accuracy and measuring range o

8、f frequency measurement technology．At the same time，the cost，portability and additional features of frequ</p><p>　　In view of the above circumstances，this thesis designs a multi-channel and high-precision fr

9、equency measurement system based on PSoC．Firstly, by the theoretical analysis and error calculation based on the existing frequency measurement methods，the improved multi-cycle synchronous frequency measurement method wa

10、s introduced，and as the theory of program，the PSoC chip CY8C29666 as core of the system，combined with its highly integrated，the rich resources of the system，flexible configuration，high cos</p><p>　　The desig

11、n of high—precision frequency measurement system based on the PSoC in this thesis had the simple interface circuit，improved the accuracy of frequency measurement，achieved a high integration，high-speed and high reliabilit

12、y, because of the architecture and functional advantages of PSoC devices，simplifying the instrument design，further reduce the cost．</p><p>　　Key words: PSoC；Frequency Measurement；High Precision； Synchronous

13、Frequency Measurement Method；PSoC Designer</p><p><b>　　目 錄</b></p><p><b>　　1 緒論6</b></p><p>　　1.1研究背景和意義6</p><p>　　1.2 頻率測量的研究現(xiàn)狀6</p>

14、<p>　　1.3 主要研究內(nèi)容8</p><p>　　1.4 論文內(nèi)容概述9</p><p>　　2 頻率測量的原理和方法10</p><p>　　2.1 頻率測量的基本原理10</p><p>　　2.2 頻率測量基本方法10</p><p>　　2.3 幾種常用方法的比較11</p&

15、gt;<p>　　2.4 同步測頻法原理分析11</p><p>　　2.5 同步測頻法精度分析12</p><p>　　2.6 分段測頻方法分析14</p><p>　　3 PSoC嵌入式系統(tǒng)的結(jié)構(gòu)與特點(diǎn)15</p><p>　　3.1 PSoC簡介15</p><p>　　3.2 PSoC的

16、結(jié)構(gòu)15</p><p>　　3.3 PSoC的特點(diǎn)17</p><p>　　3.4 PSoC的應(yīng)用18</p><p>　　4 PSoC嵌入式系統(tǒng)的開發(fā)工具19</p><p>　　4.1 系統(tǒng)開發(fā)流程19</p><p>　　4.2 PSoC的集成開發(fā)軟件20</p><p>

17、　　4.2.1 PSoC Designer21</p><p>　　4.2.2 PSoC Express21</p><p>　　4.3 PSoC開發(fā)工具的優(yōu)越性22</p><p>　　5 系統(tǒng)硬件設(shè)計(jì)23</p><p>　　5.1 硬件系統(tǒng)總體結(jié)構(gòu)23</p><p>　　5.2系統(tǒng)各應(yīng)用模塊設(shè)計(jì)分析

18、1</p><p>　　5.2.1定時(shí)器和計(jì)數(shù)器模塊1</p><p>　　5.2.2頻段選擇模塊1</p><p>　　5.2.3同步控制模塊2</p><p>　　5.2.4 液晶顯示模塊2</p><p>　　5.2.5PSoC芯片內(nèi)部設(shè)計(jì)3</p><p>　　6 系統(tǒng)軟件設(shè)計(jì)

19、5</p><p>　　PSoC全局資源配置5</p><p>　　PSoC用戶模塊配置6</p><p>　　Timer8定時(shí)器模塊6</p><p>　　Counter16計(jì)數(shù)器模塊8</p><p>　　Counter32計(jì)數(shù)器模塊9</p><p>　　PSoC管腳配置10

20、</p><p><b>　　主程序設(shè)計(jì)11</b></p><p><b>　　7 總結(jié)15</b></p><p>　　致 謝錯(cuò)誤!未定義書簽。</p><p><b>　　參考文獻(xiàn)16</b></p><p>　　附錄 。。。。。。。。

21、圖18</p><p><b>　　1 緒論</b></p><p>　　1.1研究背景和意義</p><p>　　電工技術(shù)領(lǐng)域內(nèi)，頻率是一個(gè)最基本的參數(shù)，頻率與其它許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系。工程中的很多測量，都涉及到頻率測量，或可歸結(jié)為頻率測量。由于社會(huì)發(fā)展的需要，對信息傳輸和處理的要求越來越高，將需要更高準(zhǔn)確度和更

22、寬測量范圍的頻率測量技術(shù)。同時(shí)，測頻系統(tǒng)的成本、便攜性和附加功能也越來越為人們所關(guān)注。頻率計(jì)是一種常用的測量儀器，不僅應(yīng)用于一般的簡單測量，而且還廣泛應(yīng)用于教學(xué)、科研和工業(yè)控制等其他領(lǐng)域。頻率測量的精度和效能常常決定儀器儀表或工業(yè)控制系統(tǒng)的性能和效益，然而頻率測量的精確度與測頻的方法是否科學(xué)合理有直接的關(guān)系[1]。這些都是現(xiàn)有的頻率測量系統(tǒng)亟待改進(jìn)的地方。</p><p>　　隨著現(xiàn)代通信技術(shù)的發(fā)展，在很寬的頻率

23、范圍內(nèi)對非標(biāo)準(zhǔn)信號需要具有較高的測量精度。利用傳統(tǒng)的測量技術(shù)提高測量精度，使得測量系統(tǒng)的造價(jià)很高，不能滿足低成本的要求。因此，具有較高測量精度和較寬頻率范圍的新測量方法和技術(shù)就很值得研究和開發(fā)，而低成本的儀器更是備受歡迎。目前已有很多的頻率測量方法在實(shí)際中得到很廣泛的應(yīng)用。在使用中人們常常發(fā)現(xiàn)：測量精度與測量儀器的成本、復(fù)雜程度和應(yīng)用條件之間存在著矛盾[2]。因此，具有高精度和簡單結(jié)構(gòu)的頻率測量儀器就成為這個(gè)領(lǐng)域重要的研究方向。<

24、/p><p>　　1.2 頻率測量的研究現(xiàn)狀</p><p>　　目前，高精度、寬范圍頻率計(jì)的設(shè)計(jì)大都以單片機(jī)、CPLD、DSP為核心，加高速專用計(jì)數(shù)器芯片來實(shí)現(xiàn)。</p><p>　　1 單片機(jī)技術(shù)的應(yīng)用</p><p>　　單片機(jī)具有：體積小、成本低、運(yùn)用靈活、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，單片機(jī)技術(shù)在工業(yè)控制和儀器儀表智能化中扮演著極其重要的角色。在

25、控制領(lǐng)域應(yīng)用技術(shù)相對成熟，但采用單片機(jī)作為測量儀器的核心，尤其是用其設(shè)計(jì)頻率計(jì)還存在一些局限性[3]：</p><p>　　（1）在要求快速測量的情況下，要保證較高的測量精度，必須采用較高的標(biāo)準(zhǔn)頻率，這樣對標(biāo)準(zhǔn)頻率信號計(jì)數(shù)的計(jì)數(shù)器位數(shù)要求較多，硬件資源消耗量大。</p><p>　　（2）使用單片機(jī)實(shí)現(xiàn)頻率測量時(shí)，需要較多的外部計(jì)數(shù)芯片，導(dǎo)致PCB板信號走線長，在測量高頻信號時(shí)易產(chǎn)生干擾噪

26、聲，從而導(dǎo)致測量精度及可靠性降低。</p><p>　　2 可編程邏輯器件的應(yīng)用</p><p>　　微電子技術(shù)的迅猛發(fā)展大大促進(jìn)了電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)的進(jìn)步，可編程邏輯器件(CPLD/FPGA)器件可以讓設(shè)計(jì)人員通過對器件編程使之實(shí)現(xiàn)所需要的邏輯功能，使設(shè)計(jì)變得非常靈活。與單片機(jī)相比較，CPLD在芯片容量、組合邏輯、工作速度、編程難度及可擦寫次數(shù)上遠(yuǎn)優(yōu)于單片機(jī)。利用CPLD實(shí)現(xiàn)頻

27、率計(jì)設(shè)計(jì)的優(yōu)點(diǎn)是[4]：</p><p>　?。?）可通過直接對芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)行多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量及難度。</p><p>　?。?）這種基于可編程芯片的設(shè)計(jì)大大減少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。</p><p>　　但是這種方法也有一定的局限性：由于CPLD需要外接晶

28、振作為時(shí)鐘，在使用高頻率晶振的情況下，電路板元器件之間的高頻干擾使靠線難度比較大，并且會(huì)對系統(tǒng)的穩(wěn)定性產(chǎn)生很大影響，使其難以達(dá)到很高的精度。</p><p>　　3 DSP技術(shù)的應(yīng)用</p><p>　　隨著數(shù)字信號處理器(DSP)技術(shù)的迅速發(fā)展，以及其特殊的適于實(shí)時(shí)信號處理的硬件結(jié)構(gòu)，使得DSP芯片成為高性能儀器中處理信號的核心。隨著測量儀器功能的增強(qiáng)，系統(tǒng)的復(fù)雜性也在不斷提高。所以基于

29、DSP的嵌入式測量系統(tǒng)得到越來越多的應(yīng)用。</p><p>　　DSP處理器采用哈佛結(jié)構(gòu)(Harvard Structure)、流水線操作、硬件乘法器和特殊的DSP指令。因其結(jié)構(gòu)特殊，采用高級語言實(shí)現(xiàn)的算法程序在DSP處理器上的執(zhí)行效率大大降低，這在一定程度上也影響到系統(tǒng)整體性能[5]。</p><p>　　數(shù)字信號處理器(DSP)提供了一種在數(shù)字域內(nèi)實(shí)現(xiàn)頻率檢測的方法。它沒有純模擬電路的

30、問題。不過，DSP的成本有時(shí)對特定產(chǎn)品而言太高。這時(shí)，用小型低成本微控制器實(shí)現(xiàn)可靠的頻率測量的方法就很有優(yōu)勢。</p><p>　　PSoC的特點(diǎn)與應(yīng)用</p><p>　　可編程片上系統(tǒng)PSoC（Programmable System on Chip）是一種集8位微控制器、可編程數(shù)字陣列和可編程模擬陣列為一體的片上系統(tǒng)，滿足了模擬和數(shù)字混合系統(tǒng)的需求。與FPGA、ispPAC和單片機(jī)相比

31、具有自己獨(dú)特的性能：</p><p>　?。?） PSoC綜合FPGA和ispPAC的功能為一體，既具有FPGA的可編程數(shù)字陣列，又具ispPAC的可編程模擬陣列，即具有處理數(shù)字和模擬兩種信號的能力。此外，PSoC所具有的A/D、D/A用戶模塊解決了兩個(gè)陣列的接口問題。</p><p>　　（2） 與ispPAC相同，PSoC不需要編程器，能夠在系統(tǒng)板上編程，以修改和重構(gòu)電子系統(tǒng)，使用靈活

32、方便。</p><p>　?。?） 同時(shí)也可將PSoC看成為一個(gè)8位單片機(jī)。但它幾乎不需要外部電路，一片PSoC就可實(shí)現(xiàn)一個(gè)電子系統(tǒng)。而且PSoC具有比一般單片機(jī)更多的內(nèi)部資源，如低電壓監(jiān)測電路、開關(guān)式升壓泵、內(nèi)部精密參考電壓等。</p><p>　?。?） 另外PSoC同時(shí)具有片內(nèi)和片外系統(tǒng)時(shí)鐘源，可以不需要外部晶體振蕩器即可自行工作。PSoC的休眠模式下器件的電流僅為3uA。</

33、p><p>　　（5） 動(dòng)態(tài)可重配置性：用可編程模塊實(shí)現(xiàn)的可重配置的模擬和數(shù)字設(shè)備可多達(dá)上百種。PSoC資源的配置信息是由寄存器保存的，因此可以在系統(tǒng)動(dòng)態(tài)運(yùn)行時(shí)進(jìn)行修改或重建，即所謂的動(dòng)態(tài)可重構(gòu)。由于能夠在系統(tǒng)運(yùn)行的不同時(shí)間針對不同的功能對同一PSoC進(jìn)行重構(gòu)，因此在許多情況下可以實(shí)現(xiàn)超過120%的資源利用率[6]。</p><p>　　PSoC由于其獨(dú)特性能，使其應(yīng)用得到迅速發(fā)展。PSoC可

34、應(yīng)用于消費(fèi)類電子產(chǎn)品，如家電、MP3、DVD、手機(jī)等，也可應(yīng)用于醫(yī)療儀器，如血壓測試儀、嬰兒監(jiān)護(hù)器等，汽車電子領(lǐng)域，如電子鎖、汽車檢測系統(tǒng)等，工業(yè)領(lǐng)域，如煙霧感應(yīng)器、水/電/氣表、測試設(shè)備、語音發(fā)生器等。PSoC為以上領(lǐng)域應(yīng)用提供了具有嵌入式控制功能的高性能現(xiàn)場可編程單片系統(tǒng)。</p><p>　　本課題數(shù)字頻率計(jì)的設(shè)計(jì)，主要用到定時(shí)、計(jì)數(shù)和運(yùn)算等功能，采用PSoC來設(shè)計(jì)，就一塊芯片就能解決上述所有功能的方案，因

35、此可以使電路系統(tǒng)設(shè)計(jì)包括PCB板的設(shè)計(jì)都變得非常簡單，而且因PSoC內(nèi)部的數(shù)字模塊和模擬模塊以及I/O口連接都通過芯片內(nèi)部的數(shù)據(jù)總線來實(shí)現(xiàn)，這樣可以使系統(tǒng)的穩(wěn)定性、可靠性和功耗等性能都得到很大的提高。</p><p>　　1.3 主要研究內(nèi)容</p><p>　　1 頻率測量方法研究</p><p>　　（1）了解和研究了現(xiàn)有頻率測量方法的優(yōu)缺點(diǎn)和適用范圍，在此基礎(chǔ)

36、上選擇了全同步測頻法作為頻率計(jì)設(shè)計(jì)的方案；</p><p>　?。?）同步頻率測量方法進(jìn)行精度分析，并提出分頻段測量方法，提高頻率計(jì)測量的范圍。</p><p>　　2 硬件電路及軟件設(shè)計(jì)</p><p>　?。?）分析頻率計(jì)的功能要求，確定系統(tǒng)設(shè)計(jì)中需要用到PSoC內(nèi)部多少數(shù)字模塊或模擬模塊、通用I/O數(shù)目、所需Flash及SRAM空間大小等參數(shù)。根據(jù)分析結(jié)果，確

37、定所需PSoC芯片的型號；</p><p>　?。?）系統(tǒng)的整體硬件結(jié)構(gòu)設(shè)計(jì)(包括芯片規(guī)劃和外圍電路設(shè)計(jì))；</p><p>　　（3）PSoC芯片內(nèi)各部分功能模塊的配置和連接，以及全局資源的設(shè)計(jì)；</p><p>　?。?）設(shè)計(jì)系統(tǒng)電路，并繪制原理圖；</p><p>　?。?）應(yīng)用C語言編寫系統(tǒng)應(yīng)用程序。</p><p

38、>　　1.4 論文內(nèi)容概述</p><p>　　本論文主要介紹了高精度頻率計(jì)設(shè)計(jì)的意義、總體方案設(shè)計(jì)、硬件電路設(shè)計(jì)、系統(tǒng)軟件設(shè)計(jì)和調(diào)試結(jié)果分析，并重點(diǎn)介紹了同步測量頻率方法的理論。 同時(shí)論文也介紹了一些相關(guān)知識領(lǐng)域的內(nèi)容，以便讀者能更好的理解系統(tǒng)的設(shè)計(jì)原理和開發(fā)過程。</p><p>　　2 頻率測量的原理和方法</p><p>　　頻率是電信號的一個(gè)重要參量

39、，表征了電信號周期性變化的快慢。準(zhǔn)確、快速的測量電信號的頻率值是許多電子系統(tǒng)、儀器儀表在設(shè)計(jì)中不斷追求和研究的重要內(nèi)容。頻率測量的精度和頻帶與測量的方法，以及頻率計(jì)系統(tǒng)設(shè)計(jì)的方案有直接的關(guān)系，因此研究和探討測頻方法具有重要的意義。</p><p>　　2.1 頻率測量的基本原理</p><p>　　所謂頻率，就是周期性信號在單位時(shí)間(1s)內(nèi)變化的次數(shù)。若在一定時(shí)間間隔T內(nèi)測得這個(gè)周期性信

40、號的重復(fù)變化次數(shù)為N，則其頻率可表示為f = N/T。</p><p>　　2.2 頻率測量基本方法</p><p>　　頻率測量是電子測量領(lǐng)域的最基本測量之一。頻率信號抗干擾性強(qiáng)、易于傳輸、測量準(zhǔn)確度較高，因此許多非頻率量的傳感信號都轉(zhuǎn)換為頻率量來進(jìn)行測量和處理。頻率測量方法愈來愈引起關(guān)注和研究。頻率測量方法通常有兩種基本方法：測頻法和測周法[7]。</p><p&g

41、t;<b>　　1 測頻法</b></p><p>　　測頻法是指在一定的閘門時(shí)間（如1s）內(nèi)，記錄被測信號的變化周期數(shù)（或脈沖個(gè)數(shù)），則被測信號的頻率為：。測量的相對誤差為：。顯然這種方法適合于高頻信號的測量，信號的頻率越高，則相對誤差越小。</p><p><b>　　2 測周法</b></p><p>　　測周法是指

42、在被測信號一個(gè)周期內(nèi)，記錄頻率為的標(biāo)準(zhǔn)信號的脈沖數(shù)來間接測量頻率，被測信號的頻率為：。顯然這種方法適合于低頻信號的測量，因?yàn)楸粶y信號的周期越長（頻率越低），則測得的標(biāo)準(zhǔn)信號的脈沖數(shù)N越大，則相對誤差越小。</p><p>　　這兩種方法的計(jì)數(shù)值都會(huì)產(chǎn)生±1個(gè)計(jì)數(shù)誤差，并且測試精度與計(jì)數(shù)器中記錄的數(shù)值或有關(guān)。</p><p>　　2.3 幾種常用方法的比較</p>&

43、lt;p>　　目前在各類信號處理的電子系統(tǒng)中，常用的頻率測量方案有：直接測頻法、同步測頻法、分頻段測頻法等[9]。</p><p>　?。?) 傳統(tǒng)的直接測頻法是在確定的閘門時(shí)間內(nèi)，對被測信號的脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)，由于被測信號與閘門時(shí)間的不同步而存在較大的±1個(gè)的計(jì)數(shù)誤差，在整個(gè)頻率測量范圍內(nèi)特別在低頻時(shí)測頻精度很低。在一些高頻信號處理且精度要求不高的電子系統(tǒng)中，為了節(jié)約成本，常常采用這種直接測頻法

44、。</p><p>　?。?) 同步測頻法是在直接測頻的基礎(chǔ)上發(fā)展而來的，在目前的頻率測量儀表中得到廣泛的應(yīng)用。采用同步測頻法是將標(biāo)準(zhǔn)信號和被測信號分別輸入到兩個(gè)計(jì)數(shù)器進(jìn)行同步計(jì)數(shù)，先給定一個(gè)閘門時(shí)間，而實(shí)際的計(jì)數(shù)閘門時(shí)間由被測信號邊沿的來控制開啟和關(guān)閉，在得到基準(zhǔn)頻率信號和被測頻率信號的兩個(gè)計(jì)數(shù)值后，經(jīng)過比較運(yùn)算，達(dá)到準(zhǔn)確測量未知信號的頻率值。</p><p>　　這種同步測頻方案的測量

45、精度僅與閘門時(shí)間和標(biāo)準(zhǔn)頻率有關(guān)。因?yàn)閷?shí)際閘門時(shí)間是被測信號周期的整數(shù)倍，這樣就可以消除對被測信號計(jì)數(shù)時(shí)產(chǎn)生的±1個(gè)脈沖的誤差，不僅測量精度大大提高，而且還實(shí)現(xiàn)了整個(gè)頻段的等精度測量。</p><p>　?。?) 分頻段測量法就是用軟件控制定時(shí)計(jì)數(shù)器的工作方式，實(shí)現(xiàn)高頻信號采用測頻法，低頻信號采用測周法的自動(dòng)測頻方法。</p><p>　　通過對上述幾種頻率測量方案的比較，基于對頻

46、率測量范圍和測量精度的考慮，本課題頻率計(jì)的設(shè)計(jì)采用同步測頻的方案。 </p><p>　　2.4 同步測頻法原理分析</p><p>　　如圖2-1，同步測頻法的基本原理是在給定的閘門時(shí)間內(nèi)將被測信號與系統(tǒng)的基準(zhǔn)信號同時(shí)送入兩個(gè)計(jì)數(shù)器A和B進(jìn)行測量，分別得到兩個(gè)計(jì)數(shù)值和，然后通過運(yùn)算得到被測信號的頻率為：</p><p><b>　　(2-1)</b

47、></p><p>　　圖2-1 同步測頻法系統(tǒng)組成原理圖</p><p>　　同步測頻法的關(guān)鍵是兩個(gè)計(jì)數(shù)器的同步使能控制，為了實(shí)現(xiàn)兩個(gè)計(jì)數(shù)器能夠完全同步，需要一個(gè)同步控制器來負(fù)責(zé)同時(shí)開啟和關(guān)閉兩個(gè)計(jì)數(shù)器。為了提高計(jì)數(shù)的精度，在系統(tǒng)定時(shí)器給定的閘門信號開啟時(shí)，計(jì)數(shù)器并不立即開始計(jì)數(shù)，而是等到被測信號的上升沿到來時(shí)，兩個(gè)計(jì)數(shù)器才開始計(jì)數(shù)。也就是說，當(dāng)控制信號出現(xiàn)后，由隨后到來的被測信號

48、的第一個(gè)脈沖上升沿使能兩個(gè)計(jì)數(shù)器開始計(jì)數(shù)。當(dāng)定時(shí)器給出閘門關(guān)閉信號后，兩個(gè)計(jì)數(shù)器也并不立即停止計(jì)數(shù)，而是再次等到被測頻率信號的上升沿到來的時(shí)刻才關(guān)閉計(jì)數(shù)器停止計(jì)數(shù)。這樣實(shí)際的閘門時(shí)間為T’，系統(tǒng)的時(shí)序波形圖如圖2-2所示。</p><p>　　圖2-2 同步測頻法時(shí)序波形圖</p><p>　　2.5 同步測頻法精度分析</p><p>　　根據(jù)以上同步測量方法的工

49、作原理，假設(shè)在一次實(shí)際閘門時(shí)間T中計(jì)數(shù)器A對被測頻率信號的計(jì)數(shù)值為，對標(biāo)準(zhǔn)頻率信號的計(jì)數(shù)值為，標(biāo)準(zhǔn)信號的頻率為，則被測信號的頻率為：</p><p><b>　　(2-1)</b></p><p>　　由這個(gè)公式可知：若忽略標(biāo)準(zhǔn)頻率信號本身的誤差，則頻率測量可能產(chǎn)生的相對誤差為：</p><p><b>　　(2-2)</b&g

50、t;</p><p>　　其中為被測信號頻率的理論值，在測量中，由于計(jì)數(shù)的起停時(shí)間都是由被測信號的上升沿觸發(fā)的，在閘門時(shí)間T內(nèi)對被測信號的計(jì)數(shù)值無誤差()；對標(biāo)準(zhǔn)信號的計(jì)數(shù)值最多相差一個(gè)數(shù)的誤差，即，其測量頻率為：</p><p><b>　　(2-3)</b></p><p>　　將（2-3）式和（2-1）式代入誤差計(jì)算公式（2-2）可以得出

51、：</p><p><b>　　(2-4)</b></p><p>　　由式(2-4)可以看出，測量頻率的相對誤差與被測信號頻率的大小無關(guān)，僅與給定閘門時(shí)間和標(biāo)準(zhǔn)信號頻率有關(guān)，可以實(shí)現(xiàn)被測信號頻帶內(nèi)的等精度測量。而且是給定閘門時(shí)間越長，標(biāo)準(zhǔn)頻率越高，相對誤差就越小。</p><p>　　同步測頻法實(shí)現(xiàn)了從低頻到高頻的等精度測量，克服了一般計(jì)數(shù)式

52、頻率計(jì)低頻和高頻情況下測量精度不同的缺點(diǎn)。但是，由同步法測量原理分析可知，這種方法仍然存在對標(biāo)準(zhǔn)頻率信號計(jì)數(shù)的士1個(gè)脈沖的誤差。從圖2-2可知，由于實(shí)際閘門信號與被測信號同步，而與標(biāo)準(zhǔn)信號不同步，從閘門開啟時(shí)刻到脈沖到來的時(shí)刻有延遲時(shí)間，從時(shí)基的最后一個(gè)脈沖到閘門關(guān)閉時(shí)刻有延遲時(shí)問。這兩個(gè)誤差使得這種方法精度指標(biāo)不能滿足高精度測頻的要求，其應(yīng)用受到限制。</p><p>　　要提高測量精度，在采用同步法測量的同時(shí)

53、，必須配合其它測量方法，通常對、進(jìn)行進(jìn)一步測量的方法有內(nèi)插法和游標(biāo)法，但這兩種方法硬件電路復(fù)雜，調(diào)試?yán)щy，成本高，不便于產(chǎn)品化，而且這些方法本質(zhì)上的不足之處在于依靠電路技術(shù)對信號之間的微小差別進(jìn)行放大后測量來達(dá)到提高精度的目的，己經(jīng)不適應(yīng)技術(shù)進(jìn)步的要求。因此，雖然同步法存在著標(biāo)準(zhǔn)頻率的計(jì)數(shù)誤差，但是在提高標(biāo)準(zhǔn)頻率信號的頻率情況下，可以盡量減小由于標(biāo)準(zhǔn)頻率信號帶來的誤差。</p><p>　　2.6 分段測頻方法分

54、析</p><p>　　通過前面對同步測頻發(fā)原理和精度的分析我們知道，測量頻率的相對誤差與被測信號頻率的大小無關(guān)，僅與給定的閘門時(shí)間和標(biāo)準(zhǔn)信號頻率有關(guān)。由此可知，若選定了合適的標(biāo)準(zhǔn)頻率信號，則只需確定合適的閘門時(shí)間，即可求出誤差值。這里我們以48MHz的標(biāo)準(zhǔn)信號為例，當(dāng)給定閘門時(shí)間為10ms時(shí)，代入式(2.4)，得到誤差最大值為：</p><p>　　可滿足課題精度要求。但此時(shí)閘門時(shí)間僅適

55、用于被測信號頻率較高的情況。</p><p>　　本課題所要測量的被測信號頻率范圍為O.1Hz～10MHz。這樣一個(gè)跨越了8個(gè)數(shù)量級的頻率范圍，如果采用統(tǒng)一的閘門時(shí)間進(jìn)行測量，閘門時(shí)間至少要為10s(保證閘門時(shí)間不小于頻率下限0.1Hz信號的一個(gè)周期)。這時(shí)如果對1MHz信號進(jìn)行測頻，計(jì)數(shù)器至少要計(jì)數(shù)107次，這就對定時(shí)器和計(jì)數(shù)器的位數(shù)和內(nèi)存容量提出了很高的要求。而在實(shí)際應(yīng)用過程中，我們往往在測量前就已經(jīng)對被測信

56、號的基本頻率范圍有所估測。出于這種考慮，本設(shè)計(jì)在同步測量法的基礎(chǔ)上進(jìn)行了改進(jìn)，將被測信號平均劃分為四段，每段對應(yīng)一個(gè)閘門時(shí)間。</p><p>　　分頻段測量方法更具有針對性，不僅不會(huì)對定時(shí)器、計(jì)數(shù)器的位數(shù)提出過高要求，在軟硬件設(shè)計(jì)過程中也可以更靈活方便。頻段劃分方案如表2-1所示，以48MHz頻率信號作為標(biāo)準(zhǔn)信號得出。通過上述分析可知，采取按頻段同步測頻的方法可以滿足頻率計(jì)的測量精度和速度的要求。</p&

57、gt;<p>　　表2-1頻段劃分及對應(yīng)的理論誤差</p><p>　　3 PSoC嵌入式系統(tǒng)的結(jié)構(gòu)與特點(diǎn)</p><p>　　3.1 PSoC簡介</p><p>　　PSoC（Programmable System on Chip)是美國賽普拉斯公司于最近幾年推出的新一代功能強(qiáng)大的8位可配置的嵌入式單片機(jī)，它的出現(xiàn)使設(shè)計(jì)者逐步擺脫了板級電子系統(tǒng)設(shè)計(jì)

58、方法而進(jìn)入芯片級電子系統(tǒng)設(shè)計(jì)[10]。</p><p>　　圖3-1是PSoC的內(nèi)部結(jié)構(gòu)示意圖[11]，其內(nèi)部有一個(gè)高速M(fèi)8C內(nèi)核，采用哈佛（Harvard）架構(gòu)，具有獨(dú)立的程序存儲器和數(shù)據(jù)存儲器總線，處理器工作頻率可達(dá)24MHz。它與傳統(tǒng)單片機(jī)的根本區(qū)別在于其內(nèi)部集成了數(shù)字模塊和模擬模塊，用戶可以根據(jù)不同設(shè)計(jì)要求調(diào)用不同的數(shù)字模塊和模擬模塊，完成芯片內(nèi)部的功能設(shè)計(jì)，實(shí)現(xiàn)使用一塊芯片就可以配置成具有多種不同外圍元

59、器件的微控制器，從而建立一種可配置嵌入式微控制器，用以實(shí)現(xiàn)從確定系統(tǒng)功能開始，到軟/硬件劃分完成設(shè)計(jì)的整個(gè)過程。</p><p>　　因此，PSoC能夠適應(yīng)非常復(fù)雜的實(shí)時(shí)控制需求，使用它進(jìn)行產(chǎn)品開發(fā)可以大大提高開發(fā)效率，降低系統(tǒng)開發(fā)的復(fù)雜性和費(fèi)用，同時(shí)增強(qiáng)系統(tǒng)的可靠性和抗干擾能力。</p><p>　　PSoC的另一個(gè)重要特性就是具有動(dòng)態(tài)重新配置能力，在設(shè)計(jì)時(shí)，可以調(diào)用已構(gòu)建的模塊，將之組

60、合成需要的模擬的或數(shù)字的外圍設(shè)備，就好像是FPGA設(shè)計(jì)中做的一樣，即使是在系統(tǒng)運(yùn)行時(shí)，也可以對其硬件進(jìn)行升級。也就是說，當(dāng)PSoC芯片工作時(shí)，根據(jù)系統(tǒng)不同時(shí)刻的需求，可以通過編程動(dòng)態(tài)地改變存儲在片內(nèi)閃速存儲器中設(shè)定的參數(shù)，重新定義系統(tǒng)所需要的功能模塊的種類和數(shù)量，動(dòng)態(tài)地完成芯片上資源的重新分配，實(shí)現(xiàn)新的外圍元器件的功能[12]。PSoC的這種動(dòng)態(tài)重新配置能力大大增強(qiáng)了芯片的靈活性，提高了芯片資源的使用效率，節(jié)約了成本，給設(shè)計(jì)人員帶來極大

61、的便利。</p><p>　　3.2 PSoC的結(jié)構(gòu)</p><p>　　圖3-1是PSoC的內(nèi)部結(jié)構(gòu)示意圖[11]，其內(nèi)部有一個(gè)高速M(fèi)8C內(nèi)核，采用哈佛（Harvard）架構(gòu)，具有獨(dú)立的程序存儲器和數(shù)據(jù)存儲器總線，處理器工作頻率可達(dá)24MHz。它與傳統(tǒng)單片機(jī)的根本區(qū)別在于其內(nèi)部集成了數(shù)字模塊和模擬模塊，用戶可以根據(jù)不同設(shè)計(jì)要求調(diào)用不同的數(shù)字模塊和模擬模塊，完成芯片內(nèi)部的功能設(shè)計(jì)，實(shí)現(xiàn)使用

62、一塊芯片就可以配置成具有多種不同外圍元器件的微控制器，從而建立一種可配置嵌入式微控制器，用以實(shí)現(xiàn)從確定系統(tǒng)功能開始，到軟/硬件劃分完成設(shè)計(jì)的整個(gè)過程。</p><p>　　因此，PSoC能夠適應(yīng)非常復(fù)雜的實(shí)時(shí)控制需求，使用它進(jìn)行產(chǎn)品開發(fā)可以大大提高開發(fā)效率，降低系統(tǒng)開發(fā)的復(fù)雜性和費(fèi)用，同時(shí)增強(qiáng)系統(tǒng)的可靠性和抗干擾能力。</p><p>　　PSoC的另一個(gè)重要特性就是具有動(dòng)態(tài)重新配置能力，

63、在設(shè)計(jì)時(shí)，可以調(diào)用已構(gòu)建的模塊，將之組合成需要的模擬的或數(shù)字的外圍設(shè)備，就好像是FPGA設(shè)計(jì)中做的一樣，即使是在系統(tǒng)運(yùn)行時(shí)，也可以對其硬件進(jìn)行升級。也就是說，當(dāng)PSoC芯片工作時(shí)，根據(jù)系統(tǒng)不同時(shí)刻的需求，可以通過編程動(dòng)態(tài)地改變存儲在片內(nèi)閃速存儲器中設(shè)定的參數(shù)，重新定義系統(tǒng)所需要的功能模塊的種類和數(shù)量，動(dòng)態(tài)地完成芯片上資源的重新分配，實(shí)現(xiàn)新的外圍元器件的功能[12]。PSoC的這種動(dòng)態(tài)重新配置能力大大增強(qiáng)了芯片的靈活性，提高了芯片資源的使

64、用效率，節(jié)約了成本，給設(shè)計(jì)人員帶來極大的便利。</p><p>　　圖3-1 PSoC內(nèi)部結(jié)構(gòu)圖</p><p>　　3.3 PSoC的特點(diǎn)</p><p>　　本課題選用PSoC系列中的CY8C29466作為系統(tǒng)的主控芯片，如圖3-2芯片外部引腳圖，CY8C29466具有以下特性[13]：</p><p>　?。?）功能強(qiáng)大的哈佛（Har

65、vard）結(jié)構(gòu)處理器：M8C處理器運(yùn)行速度可達(dá)24MHz，高速低功耗，3~5.25 V的工作電壓；</p><p>　?。?）先進(jìn)的可配置用戶模塊（PSoC Blocks)：12個(gè)模擬單元，可以配置成 14位的ADC、8位的DAC、可編程增益放大器和可編程濾波器和比較器等，16個(gè)數(shù)字單元，可以配置成8~32位的定時(shí)器、計(jì)數(shù)器、PWM等，可以連接到所有GPIO引腳；</p><p&

66、gt;　?。?）靈活的片上存儲器：32KB的Flash程序存儲器，可以擦寫50000次，2KB的SRAM數(shù)據(jù)存儲器，在系統(tǒng)串行編程(ISSP)，可將Flash模擬成E2PROM使用，靈活的保護(hù)模式；</p><p>　?。?）精確的可編程時(shí)鐘源：內(nèi)部2.5% 24/48MHz的主振蕩器(IMO)，片 外32K的晶振通過片內(nèi)鎖相環(huán)可提供高精度的24MHz時(shí)鐘，片內(nèi)振蕩器為看門狗和休眠定時(shí)器提供時(shí)鐘；&

67、lt;/p><p>　　（5）可編程的引腳配置：所有I/O腳具有25 mA的驅(qū)動(dòng)能力，所有引腳可配 置成上拉、下拉、高阻等驅(qū)動(dòng)模式；</p><p>　　（6）附加的系統(tǒng)資源：I2C主、從方式，看門狗和休眠定時(shí)器，用戶可配置 的低壓檢測模塊，片上精確的參考電壓。</p><p>　　綜上所述， PSoC將傳統(tǒng)的單片機(jī)系統(tǒng)集成在一顆芯片里，并輔

68、以外圍的模擬和數(shù)字陣列，可供設(shè)計(jì)人員根據(jù)設(shè)計(jì)需要隨意配置，從而減少了外圍電路的設(shè)計(jì)，提高了設(shè)計(jì)效率，具有很大的靈活性和性價(jià)比。</p><p>　　圖3-2 CY8C29466外部引腳圖</p><p>　　3.4 PSoC的應(yīng)用</p><p>　　PSoC由于其獨(dú)特性能，使其應(yīng)用得到迅速發(fā)展。PSoC可應(yīng)用于消費(fèi)類電子產(chǎn)品，如家電、MP3、DVD、手機(jī)等，也可

69、應(yīng)用于醫(yī)療儀器，如血壓測試儀、嬰兒監(jiān)護(hù)器等，汽車電子領(lǐng)域，如電子鎖、汽車檢測系統(tǒng)等，工業(yè)領(lǐng)域，如煙霧感應(yīng)器、水/電/氣表、測試設(shè)備、語音發(fā)生器等。PSoC為以上領(lǐng)域應(yīng)用提供了具有嵌入式控制功能的高性能現(xiàn)場可編程單片系統(tǒng)。</p><p>　　4 PSoC嵌入式系統(tǒng)的開發(fā)工具</p><p>　　4.1 系統(tǒng)開發(fā)流程</p><p>　　由于PSoC是一款可以靈活配

70、置的微控制器，其內(nèi)部電路需根據(jù)應(yīng)用需要來進(jìn)行配置，所以基于PSoC的控制系統(tǒng)開發(fā)與一般微控制器系統(tǒng)的開發(fā)流程有所不同。</p><p>　　PSoC設(shè)計(jì)開發(fā)采用如下流程[14]：</p><p>　　圖4-1 PSoC設(shè)計(jì)開發(fā)流程圖</p><p>　　1) 分析系統(tǒng)的需求說明，確定系統(tǒng)中所需要用到多少數(shù)字或模擬模塊、通用I／O數(shù)目、所需Flash及SRAM空間大

71、小等參數(shù)；</p><p>　　2) 根據(jù)分析結(jié)果，確定芯片型號；</p><p>　　3) 運(yùn)行PSoC Designer軟件，新建項(xiàng)目，選擇相應(yīng)芯片及編程語言(C語言或匯編語言)后，系統(tǒng)自動(dòng)進(jìn)入器件編輯界面。在用戶模塊庫中選擇用戶所需的數(shù)字或模擬模塊的相應(yīng)資源，添加到本項(xiàng)目的選定用戶模塊框中；</p><p>　　4) 對于己選定的用戶模塊，在UserModul

72、e Parameters中進(jìn)行全局資源參數(shù)的設(shè)置。如對CPU時(shí)鐘頻率、CPU時(shí)鐘分頻參數(shù)及電壓等參數(shù)的設(shè)置；</p><p>　　5) 將選定的各個(gè)模塊，放置到PSoC的區(qū)塊上，然后建立模塊間的連接及模塊與PSoC芯片外部引腳的連接；</p><p>　　6) 生成可供調(diào)用的應(yīng)用程序接口(API)函數(shù)；</p><p>　　7) 進(jìn)入應(yīng)用程序編輯界面，進(jìn)行應(yīng)用層設(shè)計(jì)

73、。根據(jù)需要調(diào)用己生成的API函數(shù)編制應(yīng)用層代碼，隨后進(jìn)行匯編／編譯、鏈接、排錯(cuò)等工作。一切無誤后，由鏈接器生成一個(gè)可供下載調(diào)試的目標(biāo)文件(工程名．hex)；</p><p>　　8) 最后，將鏈接器生成的目標(biāo)文件通過并行電纜下載到仿真器或畫好的PCB板上進(jìn)行系統(tǒng)調(diào)試。</p><p>　　4.2 PSoC的集成開發(fā)軟件</p><p>　　如圖4-2和圖4-3，賽普

74、拉斯公司針對PSoC開發(fā)了兩種不同風(fēng)格的集成開發(fā)境PSoC Designer和PSoC Express。</p><p>　　圖4-2 PSoC Designer軟件界面圖</p><p>　　圖4-3 PSoC Express軟件界面圖</p><p>　　4.2.1 PSoC Designer</p><p>　　PSoC Design

75、er是PSoC的傳統(tǒng)開發(fā)環(huán)境，它是一種能全面的基于圖形用戶接口（GUI）的設(shè)計(jì)工具套件，可采用C語言或匯編語言編程，具有如下特點(diǎn)[15,16]：</p><p>　?。?）采用模塊化設(shè)計(jì)思想，提供豐富的模擬和數(shù)字用戶模塊如PGA、A/D、D/A、濾波器、比較器、定時(shí)器、計(jì)數(shù)器、PWM、SPI和UART等。設(shè)計(jì)時(shí)選擇用戶模塊后，放置到可編程模擬和數(shù)字模塊陳列中，進(jìn)行配置和連線后，即可完成系統(tǒng)設(shè)計(jì)。</p>

76、;<p>　?。?）提供各用戶模塊的C語言和匯編語言的應(yīng)用程序接口(API)函數(shù)，用戶只需調(diào)用相應(yīng)的API函數(shù)即可完成對用戶模塊的編程。</p><p>　?。?）提供在線源代碼調(diào)試功能，用戶可利用單步進(jìn)、事件觸發(fā)器和多斷點(diǎn)對設(shè)計(jì)進(jìn)行調(diào)試。</p><p>　　4.2.2 PSoC Express</p><p>　　PSoC Express是一個(gè)更新

77、穎的無需編碼的可視化設(shè)計(jì)工具軟件，采用模塊化設(shè)計(jì)，可以快速完成從構(gòu)想到嵌入式系統(tǒng)的實(shí)現(xiàn)，它具有如下特點(diǎn)：</p><p>　?。?）將常用的傳感器和輸入設(shè)備接口抽象成輸入驅(qū)動(dòng)器（如溫度傳感器、開關(guān)、電位計(jì)），將常用的執(zhí)行器件接口抽象成輸出驅(qū)動(dòng)器（如繼電器、風(fēng)扇、數(shù)碼管）。設(shè)計(jì)人員只須根據(jù)系統(tǒng)需求選擇輸入輸出設(shè)備，添加并定義系統(tǒng)的接口等，PSoC Express便可完整、正確地生成程序文件。</p>

78、<p>　?。?）PSoC Express的設(shè)計(jì)可以在PSoC Designer環(huán)境中打開并查看詳細(xì)的設(shè)計(jì)和編程，PSoC Express可自動(dòng)生成設(shè)計(jì)說明書、原理圖以及物料清單等文件。</p><p>　　（3）具備軟件仿真功能，可以對系統(tǒng)設(shè)計(jì)進(jìn)行軟件仿真，仿真正確后再將程序文件下載到目標(biāo)系統(tǒng)中測試。</p><p>　　4.3 PSoC開發(fā)工具的優(yōu)越性</p>

79、<p>　　PSoC Designer(TM)是PSoC的傳統(tǒng)軟件開發(fā)環(huán)境，它是一款功能全面的基于圖形用戶接口(GUI)的設(shè)計(jì)工具套件，使用戶能以簡單的點(diǎn)擊對設(shè)計(jì)中的硅技術(shù)進(jìn)行配置。在PSoC Designer的幫助下，用戶可以采用C語言或匯編語言編寫MCU的代碼，還可用事件觸發(fā)器和多斷點(diǎn)等先進(jìn)的特性對設(shè)計(jì)進(jìn)行調(diào)試，同時(shí)還可以采用C語言、匯編語言或二者的結(jié)合，通過代碼實(shí)現(xiàn)單步進(jìn)。</p><p>　　新

80、近推出的PSoC Express是第一款有助于系統(tǒng)工程師進(jìn)行基于微控制器設(shè)計(jì)的開發(fā)工具，而且無需任何匯編語言或C語言編程的知識。PSoC Express工作在比以往技術(shù)更高的抽象水平上，不再需要開發(fā)有關(guān)固件，因此能在幾小時(shí)或幾天之內(nèi)推出新的設(shè)計(jì)，就針對的PSoC器件進(jìn)行模擬和編程，而無需花費(fèi)數(shù)星期或數(shù)月的時(shí)間。在PSoC Express的幫助下，設(shè)計(jì)人員只需考慮應(yīng)用知識，從目錄中選擇輸入和輸出器件來確定定制解決方案，再將兩者加以邏輯連接

81、來定義系統(tǒng)行為。設(shè)計(jì)人員只需借助PSoC Express就可通過仿真來確認(rèn)設(shè)計(jì)是否可行，還可生成并下載器件編程文件。此新工具還可創(chuàng)建專門的項(xiàng)目文檔，包括含有寄存器映射圖、接口原理圖以及材料清單的產(chǎn)品說明書。設(shè)計(jì)人員不必撰寫任何微控制器代碼就能實(shí)現(xiàn)可靠的定制應(yīng)用，速度也提高很多。</p><p><b>　　5 系統(tǒng)硬件設(shè)計(jì)</b></p><p>　　根據(jù)第二章對頻率

82、測量方法的分析，本課題要求的高精度頻率計(jì)的設(shè)計(jì)采用分頻段同步測頻的方法來實(shí)現(xiàn)。考慮到硬件電路設(shè)計(jì)的簡單、靈活和低成本性，選擇美國賽普拉斯公司出品的PSoC系統(tǒng)可配置單片機(jī)CY8C29466作為核心器件。</p><p>　　5.1 硬件系統(tǒng)總體結(jié)構(gòu)</p><p>　　圖5-1 硬件系統(tǒng)總體結(jié)構(gòu)圖</p><p>　　從同步測頻方法的基本原理可知，頻率計(jì)系統(tǒng)電路

83、主要由定時(shí)器、同步信號控制器、計(jì)數(shù)器、運(yùn)算器和顯示器件組成。如圖5-1所示，應(yīng)用PSoC內(nèi)部集成的可配置數(shù)字陳列單元，可以搭建8位的定時(shí)器和兩個(gè)計(jì)數(shù)器，計(jì)數(shù)結(jié)果的乘除運(yùn)算由PSoC芯片內(nèi)部具有哈佛結(jié)構(gòu)的8位內(nèi)核（M8C）來完成，基準(zhǔn)信號取自芯片內(nèi)部的豐富的時(shí)鐘源。同步控制模塊則選擇常用的74系列數(shù)字電路74LS74（D觸發(fā)器）來實(shí)現(xiàn)，頻段選擇開關(guān)用4位撥碼開關(guān)，顯示部分選擇常用的液晶顯示器LCD。</p><p>

84、;　　由于PSoC具有豐富的內(nèi)部資源，在構(gòu)建一個(gè)小型電子系統(tǒng)時(shí)，外圍電路就顯得非常簡單，電路系統(tǒng)的設(shè)計(jì)和修改也非常的方便和靈活。</p><p>　　5.2系統(tǒng)各應(yīng)用模塊設(shè)計(jì)分析</p><p>　　本課題設(shè)計(jì)的頻率計(jì)需要完成對0.1Hz～10MHz范圍內(nèi)的信號進(jìn)行高精度的頻率測量并顯示，精度不低于10-6，在第二章中我們明確了系統(tǒng)設(shè)計(jì)的理論方案，確立了分頻段同步測量的方法。確定了測頻時(shí)需

85、要應(yīng)用到的幾個(gè)模塊：一個(gè)產(chǎn)生閘門信號的定時(shí)器、兩個(gè)分別對標(biāo)準(zhǔn)信號和被測信號進(jìn)行計(jì)數(shù)的計(jì)數(shù)器、一個(gè)同步控制模塊。下面我們分析一下上述這些功能所涉及到的應(yīng)用模塊及其具體技術(shù)細(xì)節(jié)。</p><p>　　5.2.1定時(shí)器和計(jì)數(shù)器模塊</p><p>　　本課題采用PSoC體系結(jié)構(gòu)來搭建分頻段同步測頻系統(tǒng)。由第二章中關(guān)于測頻精度的分析可知，基準(zhǔn)信號頻率越高，測量誤差越小，測量結(jié)果越準(zhǔn)確。PSoC芯片

86、內(nèi)部計(jì)數(shù)器、定時(shí)器功能模塊的時(shí)鐘最高為48MHz，所以在本系統(tǒng)中各被測信號的基準(zhǔn)頻率統(tǒng)一取為48MHz。</p><p>　　我們以48MHz作為標(biāo)準(zhǔn)頻率信號，討論此時(shí)閘門時(shí)間(定時(shí)器位數(shù))與標(biāo)準(zhǔn)頻率信號計(jì)數(shù)器位數(shù)之間的關(guān)系。由于PSoC中定時(shí)器模塊的輸入時(shí)鐘可以靈活設(shè)置成系統(tǒng)時(shí)鐘的各種分頻，所以只需8位定時(shí)器即可實(shí)現(xiàn)表2-1中的各頻段閘門寬度。當(dāng)計(jì)數(shù)器配置成24位時(shí)，最大計(jì)數(shù)時(shí)間為0.34952s，很顯然不能滿

87、足表2-1中的閘門時(shí)間需求。所以將其配置成32位，此時(shí)最大計(jì)數(shù)時(shí)間為89.47849s，可以滿足的不同定時(shí)需求。</p><p>　　基于以上考慮，采用8位定時(shí)器作為閘門信號發(fā)生器、16位計(jì)數(shù)器作為被測頻率計(jì)數(shù)器、32位計(jì)數(shù)器作為標(biāo)準(zhǔn)頻率計(jì)數(shù)器來對頻率信號進(jìn)行測頻(映射到PSoC中，就是7個(gè)數(shù)字模塊。</p><p>　　5.2.2頻段選擇模塊</p><p>　　

88、頻段選擇的功能在硬件電路中由一個(gè)4位撥碼開關(guān)實(shí)現(xiàn)。撥碼開關(guān)的輸入端接高電平，四個(gè)輸出通道分別接入每個(gè)PSoC芯片的四個(gè)指定管腳，對應(yīng)四個(gè)頻段。每個(gè)管腳對應(yīng)的被測頻段范圍和閘門時(shí)間在軟件中定義。當(dāng)其中一個(gè)撥碼選通時(shí)，系統(tǒng)根據(jù)其對應(yīng)的頻段來設(shè)置閘門寬度并進(jìn)行測量。</p><p>　　5.2.3同步控制模塊</p><p>　　由前文分析可知要保證測量精度，系統(tǒng)需要保證對標(biāo)準(zhǔn)信號和被測信號分別

89、計(jì)數(shù)的兩個(gè)計(jì)數(shù)器在被測信號上升沿來到時(shí)同時(shí)使能。這里我們采用D觸發(fā)器來產(chǎn)生這個(gè)同步使能信號。D觸發(fā)器的特點(diǎn)是輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CP的上升沿，而且觸發(fā)器所保存下來的狀態(tài)僅僅取決于CP上升沿到達(dá)時(shí)的輸入狀態(tài)。</p><p>　　如圖5-2，將定時(shí)器產(chǎn)生的閘門信號作為D觸發(fā)器的輸入端D，被測信號FX連接到D觸發(fā)器的CP端。當(dāng)預(yù)置閘門信號為高電平(預(yù)置時(shí)間開始)時(shí)，被測信號的上升沿通過D觸發(fā)器的輸出端Q，同時(shí)啟動(dòng)兩

90、個(gè)計(jì)數(shù)器計(jì)數(shù)；同樣，當(dāng)預(yù)置閘門信號為低電平(預(yù)置時(shí)間結(jié)束)時(shí)，被測信號的上升沿通過D觸發(fā)器的輸出端，同時(shí)關(guān)閉計(jì)數(shù)器的計(jì)數(shù)。這樣，就保證了輸出信號上升沿(計(jì)數(shù)器使能信號)與被測信號上升沿之間的同步。</p><p>　　圖5-2 同步控制模塊信號連接示意圖</p><p>　　5.2.4 液晶顯示模塊</p><p>　　對于常用的液晶顯示器(LCD)來說，由于它的引

91、線較多，如果直接由CPU去控制LCD的顯示，則會(huì)造成CPU負(fù)擔(dān)過重，系統(tǒng)效能消耗較大，用戶使用起來極不方便。為了解決這種矛盾，通常將LCD、液晶顯示驅(qū)動(dòng)電路和分壓電路做到一塊電路板上。這種集顯示、控制與驅(qū)動(dòng)為一體的顯示器件被稱為液晶顯示模塊(LCM)。</p><p>　　目前市面上的字符型液晶絕大多數(shù)是基于HD44780液晶芯片的，所以控制原理是完全相同的，為HD44780寫的控制程序可以很方便地應(yīng)用于市面上大

92、部分的字符型液晶。模塊的接口信號和操作指令具有廣泛的兼容性，可以與PSoC芯片內(nèi)部集成的軟件工具包“液晶顯示工具箱’’相匹配。另外，它還具有專用指令，可方便地實(shí)現(xiàn)兩行十六個(gè)字符的顯示，完全滿足每個(gè)芯片對兩路信號實(shí)時(shí)測量并對頻率測量結(jié)果同步顯示的要求。</p><p>　　圖5-3 液晶顯示模塊接口電路</p><p>　　采用主控芯片CY8C29466的單個(gè)I/O端口作為與行業(yè)標(biāo)準(zhǔn)的HD

93、44780ALCD控制器的接口。接口由8個(gè)數(shù)據(jù)位、讀取/寫入(R/W)、寄存器選擇“RS”，和啟用信號“E”構(gòu)成?？紤]到所要顯示的字符位數(shù)、刷新速度等要求，本設(shè)計(jì)中采用了4位接口模式。其接口電路如圖5-3所示。</p><p>　　5.2.5PSoC芯片內(nèi)部設(shè)計(jì)</p><p>　　由于PSoC內(nèi)部集成了常用的數(shù)字和模擬模塊，在系統(tǒng)設(shè)計(jì)中很多應(yīng)用功能都是在芯片內(nèi)部實(shí)現(xiàn)的，所以基于PSoC的

94、控制系統(tǒng)的結(jié)構(gòu)與一般微控制器系統(tǒng)有相當(dāng)大的不同。和普通的ASIC設(shè)計(jì)相比較，PSoC的設(shè)計(jì)首先必須完成片內(nèi)功能模塊的設(shè)計(jì)。因此，可配置片上系統(tǒng)設(shè)計(jì)流程和集成開發(fā)環(huán)境上也與通用的ASIC設(shè)計(jì)流程及集成開發(fā)環(huán)境有所不同。PSoC開發(fā)是一個(gè)軟硬結(jié)合的開發(fā)過程，在集成開發(fā)環(huán)境(IDE)PSoC Designer5.0中實(shí)現(xiàn)。PSoC IDE包含器件編輯器子系統(tǒng)、應(yīng)用程序編輯器子系統(tǒng)和調(diào)試器子系統(tǒng)。芯片內(nèi)部的全局資源配置、模塊配置和系統(tǒng)互聯(lián)等設(shè)計(jì)

95、在下一章結(jié)合軟件設(shè)計(jì)來具體分析。</p><p><b>　　6 系統(tǒng)軟件設(shè)計(jì)</b></p><p>　　6.1 PSoC全局資源配置</p><p>　　全局資源設(shè)計(jì)決定器件運(yùn)行的硬件環(huán)境，全局資源設(shè)計(jì)包括：電源設(shè)置、系統(tǒng)時(shí)鐘及其分頻器設(shè)計(jì)、晶振選擇、PLL模式設(shè)定、睡眠定時(shí)器設(shè)計(jì)、上電復(fù)位和低電壓檢測功能選擇等[17]。其中最主要的部分是

96、系統(tǒng)時(shí)鐘及其分頻時(shí)鐘的設(shè)計(jì)。PSoC M8C有大量的時(shí)鐘資源，這些時(shí)鐘資源增加了PSoC混合信號陣列的靈活性。</p><p>　　本系統(tǒng)中PSoC芯片均采用24MHz系統(tǒng)時(shí)鐘、5V直流電源；CPU時(shí)鐘與系統(tǒng)時(shí)鐘一致，以保證運(yùn)算速度；32k時(shí)鐘由系統(tǒng)內(nèi)部低速振蕩器產(chǎn)生；睡眠定時(shí)器選用512Hz；模擬地旁路禁用；低電壓檢測功能中，釋放電壓為4.81V；另外，由于本系統(tǒng)不是采用電池供電的手持設(shè)備，所以開關(guān)式升壓泵功能

97、禁用。系統(tǒng)時(shí)鐘分頻及其它參數(shù)設(shè)定如圖6-1所示。</p><p>　　圖6-1 PSoC Designer軟件全局資源配置圖</p><p>　　6.2 PSoC用戶模塊配置</p><p>　　前文已經(jīng)研究過分別實(shí)現(xiàn)頻率測量功能所要用到的用戶模塊數(shù)量及數(shù)字資源的分配情況。在本節(jié)中，針對系統(tǒng)設(shè)計(jì)的需要，對應(yīng)用到的所有用戶模塊做以功能和參數(shù)配置上的說明。</p

98、><p>　　6.3 Timer8定時(shí)器模塊</p><p>　　Timer8用戶模塊提供了具備可編程周期和捕獲能力的遞減計(jì)數(shù)器，時(shí)鐘和啟用信號可以在任何系統(tǒng)時(shí)基或外部來源之間進(jìn)行選擇。一旦啟動(dòng)，定時(shí)器就能夠連續(xù)運(yùn)行并能夠在到達(dá)最終計(jì)數(shù)時(shí)，從周期寄存器內(nèi)重新加載計(jì)數(shù)器的內(nèi)部數(shù)值。在最終計(jì)數(shù)后的時(shí)鐘周期內(nèi)輸出脈沖為高電平。事件可以通過保持對邊沿敏感型的捕獲輸入信號來捕獲當(dāng)前的定時(shí)器計(jì)數(shù)數(shù)值。對每

99、個(gè)時(shí)鐘周期，定時(shí)器將計(jì)數(shù)值與比較寄存器的數(shù)值進(jìn)行比較，檢測是否達(dá)到了“小于”或“小于或等于”條件。中斷可以根據(jù)最終計(jì)數(shù)和比較信號來產(chǎn)生。</p><p>　　選定并放置定時(shí)器用戶模塊Timer8后，要對其基本參數(shù)值進(jìn)行設(shè)定，以確定其所實(shí)現(xiàn)的功能?，F(xiàn)將各參數(shù)意義解釋如下[18]：</p><p>　　1）Clock(時(shí)鐘)：時(shí)鐘參數(shù)可從可用時(shí)鐘源之中來選擇一個(gè)。這些來源包括了48MHz的振蕩

100、器(只在5．0V下工作)、24V1、24V2、其它模塊以及通過全局輸入和輸出連接而來的外部輸入。</p><p>　　2）Capture(捕獲)：此參數(shù)可從可用時(shí)鐘源之中來選擇一個(gè)。此輸入的上升沿導(dǎo)致計(jì)數(shù)寄存器將數(shù)據(jù)傳輸至比較寄存器。如果此參數(shù)設(shè)置等于1的數(shù)值或從外部保持為高電平，則軟件捕獲機(jī)制無法正確運(yùn)行。</p><p>　　3）TerminalCountOutput(最終計(jì)數(shù)輸出)：

101、屬于一項(xiàng)輔助性的計(jì)數(shù)器輸出。此參數(shù)允許此輸出被禁用或連接至行輸出總線中的任何一條總線。</p><p>　　4）CompareOut(比較輸出)：可以禁用(在不干擾中斷操作時(shí))或連接到任意行輸出總線。</p><p>　　5）Period(周期)：此參數(shù)用于設(shè)置定時(shí)器的周期。由于所選的定時(shí)器模塊為8位，所以周期允許數(shù)值在0至28．1問。此數(shù)值載入至周期寄存器。在計(jì)數(shù)器到達(dá)零值或定時(shí)器從禁用

102、狀態(tài)下被啟用時(shí)，此周期自動(dòng)重新加載。此數(shù)值可以用API來修改。</p><p>　　6）ClockSync(時(shí)鐘同步)：由于在PSoC器件中，數(shù)字模塊輸出可以作為系統(tǒng)時(shí)鐘的時(shí)鐘源，數(shù)字時(shí)鐘源還可以多級級聯(lián)，這些使用可能會(huì)使系統(tǒng)時(shí)鐘產(chǎn)生偏斜現(xiàn)象(即時(shí)滯)。這些時(shí)滯對于較高端的CY8C29系列器件具有更為關(guān)鍵的意義，因?yàn)樵撓盗行酒瑑?yōu)化了各種數(shù)據(jù)路徑，特別是與系統(tǒng)總線相關(guān)的數(shù)據(jù)路徑。此參數(shù)可以用于控制時(shí)鐘時(shí)滯并確保其在

103、讀取和寫入PSoC模塊寄存器數(shù)值時(shí)的正確運(yùn)行。</p><p>　　7）CompareValue(比較值)：此參數(shù)用于設(shè)置在比較事件被觸發(fā)時(shí)的定時(shí)器周期內(nèi)的計(jì)數(shù)點(diǎn)。此數(shù)值加載到比較寄存器內(nèi)。允許數(shù)值在零與周期數(shù)值之間。此數(shù)值可以用API來修改。</p><p>　　8）CompareType(比較類型)：此參數(shù)用來設(shè)置比較函數(shù)類型，包括“小于”和“小于或等于”兩種情況。</p>

104、<p>　　9）InterruptType(中斷方式)：此參數(shù)指定了最終計(jì)數(shù)事件或比較事件是否要觸發(fā)中斷。中斷采用API來啟用。</p><p>　　10）TC_PulseWidth(最終計(jì)數(shù)輸出脈沖寬度)：此參數(shù)包含兩個(gè)和選項(xiàng)，用來指定最終計(jì)數(shù)輸出脈沖是一個(gè)時(shí)鐘周期寬還是半個(gè)時(shí)鐘周期寬。</p><p>　　根據(jù)系統(tǒng)設(shè)計(jì)的需要，定時(shí)器模塊內(nèi)部連接及其參數(shù)設(shè)置如圖6-2所示。

105、</p><p>　　圖6-2 Timer8定時(shí)器模塊配置圖</p><p>　　6.4 Counter16計(jì)數(shù)器模塊</p><p>　　16位計(jì)數(shù)器用戶模塊Counterl6提供周期和脈沖寬度均可編程設(shè)置的減值計(jì)數(shù)器。時(shí)鐘和啟用信號可以在任何系統(tǒng)時(shí)基或外部來源之間進(jìn)行選擇。一旦啟動(dòng)，計(jì)數(shù)器就能夠連續(xù)運(yùn)行并能夠在最終計(jì)數(shù)結(jié)束時(shí)，從周期寄存器內(nèi)重新加載計(jì)數(shù)器的內(nèi)部

106、數(shù)值。在每一時(shí)鐘周期內(nèi)，計(jì)數(shù)器將當(dāng)前計(jì)數(shù)與存儲在比較寄存器內(nèi)的數(shù)值進(jìn)行對比。在每個(gè)時(shí)鐘周期，計(jì)數(shù)器將計(jì)數(shù)值針對比較寄存器的數(shù)值進(jìn)行測試，檢測是否達(dá)到了“小于”或“小于或等于”條件。比較器輸出提供了一個(gè)可以連接至引腳和連接至其它用戶模塊的邏輯電平。設(shè)計(jì)用于CY8C29XXX系列器件的用戶模塊還允許最終計(jì)數(shù)輸出以相同的方式進(jìn)行連接。在計(jì)數(shù)器達(dá)到最終計(jì)數(shù)時(shí)，或在比較器(主要)輸出已經(jīng)保持時(shí)，可以編程設(shè)置一個(gè)中斷以執(zhí)行觸發(fā)操作。</p&g

107、t;<p>　　計(jì)數(shù)器用戶模塊Counterl6采用了兩個(gè)PSoC數(shù)字模塊，即將連續(xù)的模塊連接起來，并讓模塊的內(nèi)部計(jì)數(shù)執(zhí)行、最終計(jì)數(shù)和比較信號同步連鎖連接，從而提供所要的16位分辨率。</p><p>　　選擇并放置好計(jì)數(shù)器用戶模塊后，需對其基本參數(shù)值進(jìn)行計(jì)算和設(shè)定。計(jì)數(shù)器的時(shí)鐘、輸出和比較類型等參數(shù)與定時(shí)器參數(shù)基本相似，這里不做贅述。定時(shí)器的輸入端參數(shù)Capture在計(jì)數(shù)器中變成了Enable，而