地面數(shù)字電視接收芯片中的初始解調(diào)模塊的設(shè)計(jì)和實(shí)現(xiàn).pdf

1、在地面數(shù)字接收系統(tǒng)中，高頻信號(hào)經(jīng)調(diào)諧芯片變?yōu)橹蓄l信號(hào)，再通過(guò)ADC模塊將模擬中頻信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)。本文所研究的初始解調(diào)電路的功能是把ADC輸出的數(shù)字信號(hào)轉(zhuǎn)化為基帶數(shù)字信號(hào)，有效地降低了信號(hào)的數(shù)據(jù)率，使得芯片的后續(xù)電路所處理的信號(hào)為數(shù)字基帶信號(hào)，為后級(jí)模塊的實(shí)時(shí)處理創(chuàng)造了條件，因此它在地面數(shù)字電視接收芯片設(shè)計(jì)中占有十分重要的地位。本文就是基于國(guó)家剛頒布的中國(guó)地面數(shù)字標(biāo)準(zhǔn)DTMB，對(duì)地面數(shù)字電視接收系統(tǒng)中的初始解調(diào)電路模塊進(jìn)行了研究和設(shè)計(jì)

2、。 本文首先介紹了符合中國(guó)數(shù)字電視地面廣播標(biāo)準(zhǔn)的地面數(shù)字電視接收系統(tǒng)結(jié)構(gòu)和OFDM調(diào)制解調(diào)的基本原理及其系統(tǒng)結(jié)構(gòu)，設(shè)計(jì)了初始解調(diào)電路的系統(tǒng)架構(gòu)，然后重點(diǎn)闡述了數(shù)字頻率合成器(DDFS)和低通濾波器模塊的設(shè)計(jì)過(guò)程，通過(guò)比較各種DDFS設(shè)計(jì)方法，并考慮初始解調(diào)電路的要求，采用了基于改進(jìn)的CORDIC算法方式實(shí)現(xiàn)DDFS；低通濾波器采用19階半帶低通濾波器實(shí)現(xiàn)，它能夠同時(shí)完成了抽取和濾波的功能，便于后續(xù)電路的信號(hào)處理。在具體電路結(jié)構(gòu)實(shí)

3、現(xiàn)上基于減少硬件規(guī)模、降低系統(tǒng)功耗考慮，采用了關(guān)鍵模塊結(jié)構(gòu)優(yōu)化、時(shí)分復(fù)用、流水線結(jié)構(gòu)和NUS算法系數(shù)量化等技術(shù)來(lái)優(yōu)化設(shè)計(jì)。 整個(gè)初始解調(diào)模塊采用Verilog HDL語(yǔ)言進(jìn)行描述，通過(guò)VCS和ModelSim軟件對(duì)設(shè)計(jì)的電路進(jìn)行了邏輯仿真，用Design Compiler對(duì)電路進(jìn)行了邏輯綜合，并用FPGA進(jìn)行了驗(yàn)證。邏輯仿真與FPGA驗(yàn)證的結(jié)果表明，本文設(shè)計(jì)的初始解調(diào)電路在30．24MHz的時(shí)鐘頻率下能正常工作，實(shí)現(xiàn)將數(shù)字信號(hào)解