四路E1接口MPEG2傳輸流反向復用的設計與實現(xiàn).pdf

1、隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切，原有建成的網(wǎng)絡是基于話音傳輸業(yè)務的網(wǎng)絡，已不能適應當前的需求。而建設新的寬帶網(wǎng)絡需要相當大的投資且建設工期長，無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨蟆?反向復用技術是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸，在接收端再還原為高速數(shù)據(jù)流。本文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案，使用-四個E1構成高速數(shù)據(jù)的透明傳輸通道，通過鏈

2、路容量調整機制，可以動態(tài)添加或刪除某條E1鏈路，實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸，能夠節(jié)省帶寬資源，滿足客戶的需求。 系統(tǒng)分為發(fā)送和接收兩部分。發(fā)送電路實現(xiàn)四路E1的成幀操作，數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結合的方法，A路插滿一幀(30時隙)后，轉入B路E1間插數(shù)據(jù)，依此類推，循環(huán)間插所有的數(shù)據(jù)。接收電路進行HDB3解碼，線路延遲判斷，F(xiàn)IFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊，最后按照約定的高速數(shù)據(jù)流的幀