基于PCI總線(xiàn)的測(cè)量實(shí)時(shí)控制系統(tǒng)的研究與實(shí)現(xiàn).pdf

1、本課題以半導(dǎo)體管特性圖示儀的研發(fā)為背景，就基于PCI總線(xiàn)的儀器實(shí)時(shí)控制系統(tǒng)展開(kāi)了研究，并最終將所設(shè)計(jì)的測(cè)量控制器在FPGA器件內(nèi)部實(shí)現(xiàn)。
　　 為了確保測(cè)量控制的實(shí)時(shí)性能，在課題研究中采用硬件電路實(shí)現(xiàn)全部的控制功能。盡管硬件控制相對(duì)于軟件控制，從實(shí)現(xiàn)的角度考慮要復(fù)雜很多，但硬件控制器的高速度、信號(hào)流的并行性、基于時(shí)鐘邊沿的控制信號(hào)輸出等一系列特性可以從根本上保證控制系統(tǒng)的實(shí)時(shí)性能。
　　 由硬件構(gòu)成的測(cè)量控制器與主計(jì)算機(jī)

2、系統(tǒng)進(jìn)行信息交互的媒介選擇了高性能的PCI總線(xiàn)。為了能將PCI總線(xiàn)操作與控制器的本地總線(xiàn)操作進(jìn)行相互轉(zhuǎn)換，需要在掌握PCI總線(xiàn)協(xié)議的基礎(chǔ)上，研究并實(shí)現(xiàn)PCI總線(xiàn)接口功能。在課題研究中采用PCI9054接口芯片實(shí)現(xiàn)這一功能，其中重點(diǎn)研究問(wèn)題是本地總線(xiàn)信號(hào)時(shí)序關(guān)系及本地總線(xiàn)接口設(shè)計(jì)、PCI9054的寄存器配置、中斷處理機(jī)制、DMA工作方式。實(shí)踐證明：以高性能的PCI總線(xiàn)為基礎(chǔ)，通過(guò)在中斷服務(wù)程序中啟動(dòng)DMA傳輸，可以實(shí)時(shí)采集存儲(chǔ)在FIFO中

3、的測(cè)量數(shù)據(jù)。
　　 至于測(cè)量控制器內(nèi)部的邏輯電路設(shè)計(jì)，則是本課題研究的核心內(nèi)容。在分析測(cè)量原理的基礎(chǔ)上，歸納出對(duì)控制電路的功能需求，明確控制信號(hào)，并制定總體控制方案，設(shè)計(jì)各個(gè)控制子模塊。設(shè)計(jì)完成的測(cè)量控制器通過(guò)硬件描述語(yǔ)言(HDL)加以描述，在FPGA器件內(nèi)部配置實(shí)現(xiàn)。在論文中對(duì)數(shù)個(gè)關(guān)鍵控制模塊的設(shè)計(jì)思想、原理進(jìn)行了重點(diǎn)論述。
　　 內(nèi)含控制邏輯電路的FPGA器件與PCI9054接口芯片最終裝配在一塊PCI接口的控制電路

4、板上。板卡的布局布線(xiàn)規(guī)范問(wèn)題是控制電路板制作過(guò)程中的重點(diǎn)研究問(wèn)題。另外為使應(yīng)用程序能夠訪(fǎng)問(wèn)測(cè)量控制器，開(kāi)發(fā)了控制電路板的Windows驅(qū)動(dòng)程序。
　　 本課題設(shè)計(jì)的儀器實(shí)時(shí)控制系統(tǒng)在半導(dǎo)體管特性圖示儀中取得了較好的應(yīng)用效果，控制電路可以穩(wěn)定的工作。通過(guò)邏輯分析儀對(duì)控制電路的實(shí)際工作過(guò)程進(jìn)行觀(guān)察，可以確認(rèn)輸出控制信號(hào)的時(shí)序關(guān)系符合設(shè)計(jì)預(yù)期，控制電路也能配合測(cè)量進(jìn)程采集測(cè)量數(shù)據(jù)，并通過(guò)中斷方式實(shí)時(shí)傳送到主機(jī)存儲(chǔ)器中。總之，在國(guó)內(nèi)半導(dǎo)