基于Nios的串行總線分析儀研制.pdf

1、本文對基于Nios的串行總線分析儀進行了研究。串行總線分析儀通過對串行總線通訊狀態(tài)進行有效真實的監(jiān)測并進行透徹的分析，可為使用者提供對串行總線直觀的監(jiān)測，可展示串行總線的波形和時序，便于研發(fā)和測試人員分析問題，便于故障定位，也將為串行總線達到最佳通訊狀態(tài)提供有效的判據(jù)。因此，設(shè)計高性能的串行總線分析儀，對于串行總線設(shè)備的發(fā)展以及國防現(xiàn)代化具有重要的意義。
　　本文在對串行總線分析儀的功能和技術(shù)指標進行了充分分析的基礎(chǔ)上，確定以Ni

2、os嵌入式處理器作為分析儀的核心控制器，并對設(shè)計的總體設(shè)計方案進行了詳細論證。
　　在硬件方面，將分析儀按照其功能劃分為物理層波形采樣硬件電路、波形譯碼模塊、HDLC協(xié)議解碼模塊和DA控制模塊。并且在結(jié)構(gòu)上采用了模塊化設(shè)計，以便于裝置的測試，升級和維護。本文完成了各功能模塊的硬件設(shè)計，詳細分析了各模塊的設(shè)計過程，并針對設(shè)計中采用的關(guān)鍵技術(shù)：NiosII嵌入式處理器技術(shù)、串行通訊波形采樣技術(shù)、FPGA技術(shù)等做了重點闡述。