虛擬FPGA邏輯測試驗證平臺的設(shè)計.pdf_第1頁
已閱讀1頁,還剩68頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、隨著FPGA器件的快速發(fā)展使用,如何準確高效地測試驗證大量同型號的FPGA芯片,在類似實際使用的環(huán)境下是否能正確執(zhí)行設(shè)計規(guī)范所設(shè)定的邏輯功能,就成為廠家需要考慮的一個重要問題。因此,研發(fā)一套FPGA邏輯測試驗證平臺是十分必要的。 本文以虛擬儀器技術(shù)為軟件核心,針對FPGA邏輯測試驗證的特性,設(shè)計了一臺虛擬FPGA邏輯測試驗證平臺。該儀器是由軟件提供不同的測試向量信號,在數(shù)據(jù)采集與邏輯控制等部分的硬件電路及計算機軟件的共同作用下,

2、完成FPGA中所下載數(shù)字電路的邏輯測試驗證。 論文首先對FPGA邏輯測試驗證及虛擬儀器技術(shù)作出概述,其次介紹了課題的研究背景和意義,然后重點論述了虛擬FPGA邏輯測試驗證平臺的總體設(shè)計與實現(xiàn),接著分章仔細討論了儀器的硬件設(shè)計方案和原理以及應用軟件的設(shè)計。最后簡單介紹了被測FPGA開發(fā)板和驗證樣例的設(shè)計,并且給出了驗證樣例的測試結(jié)果與分析。 在硬件組成上,一個完整的測試驗證平臺包括主板、被測FPGA開發(fā)板和計算機。在應用軟

3、件的配合下,平臺的硬件部分具有信號產(chǎn)生、數(shù)據(jù)采集、緩沖存儲、定時計數(shù)等多種功能。論文主要對平臺的主板和被測FPGA開發(fā)板作了詳細設(shè)計和調(diào)試。主板包括測試向量下載存儲電路、響應數(shù)據(jù)采集存儲電路、邏輯控制電路、緩沖電路和EPP(增強型并口)接口等部分。各控制電路均在FPGA中實現(xiàn),本文重點闡述了FPGA中時鐘分頻電路、觸發(fā)電路、地址產(chǎn)生電路、存儲及控制電路、EPP接口控制電路及邏輯控制電路的設(shè)計。 軟件是虛擬FPGA邏輯測試驗證平臺

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論