哈希函數(shù)加密算法的高速實(shí)現(xiàn).pdf

1、在數(shù)字簽名標(biāo)準(zhǔn)（Digital Signature Standard，DSS）中，SHA系列哈希函數(shù)被選作數(shù)字簽名算法(Digital Signature Algorithm，DSA）[1]。隨后，這些算法被廣泛應(yīng)用于數(shù)字通信領(lǐng)域。但是，隨著數(shù)字通信領(lǐng)域的飛速發(fā)展，諸如在Internet Protocol Security（IPSec）[2] 中使用HMAC認(rèn)證、網(wǎng)絡(luò)購物、虛擬專用網(wǎng)絡(luò)(Virtual Private Network，V

2、PN)等應(yīng)用的出現(xiàn)，加密系統(tǒng)，尤其是服務(wù)器端，需要提供更高的吞吐速率。在這些應(yīng)用領(lǐng)域，發(fā)送/接收速率都很高，在計(jì)算數(shù)據(jù)包的數(shù)字簽名時(shí)，任何小的延時(shí)都會(huì)導(dǎo)致網(wǎng)絡(luò)服務(wù)質(zhì)量的顯著下降。所以，當(dāng)今，SHA系列哈希函數(shù)的軟件實(shí)現(xiàn)已經(jīng)完全不能滿足高速應(yīng)用的性能要求了。另外，很多已有的硬件實(shí)現(xiàn)方案并沒有考慮到當(dāng)今推向市場(chǎng)的加密芯片之重要趨勢(shì)——芯片尺寸越小越好。 在現(xiàn)實(shí)需求的強(qiáng)烈推動(dòng)下，很多工程師和專家紛紛提出不同的硬件實(shí)現(xiàn)方案，以求滿足當(dāng)今

3、加密產(chǎn)品對(duì)速度、功耗、面積的苛刻訴求。本文提出的方案正是從比較學(xué)術(shù)界和工業(yè)界已經(jīng)提出的方案出發(fā)，設(shè)計(jì)該系列算法基于FPGA（或者ASIC）的可重用的IP核。本設(shè)計(jì)工作的主要貢獻(xiàn)是：在優(yōu)化硬件性能的同時(shí)盡量不增加額外的芯片面積；另外，相比已經(jīng)存在的相似速率和尺寸的設(shè)計(jì)，保持較低的功耗。 本文結(jié)合“循環(huán)打開”和“路徑優(yōu)化”兩大硬件優(yōu)化技術(shù)，提出基于FPGA的SHA系列加密算法的高速實(shí)現(xiàn)方案。將這一設(shè)計(jì)應(yīng)用于嵌入式設(shè)備，將提供更高級(jí)別