USB主機(jī)控制器IP核的研究與設(shè)計(jì).pdf

1、通用串行總線(USB)是一種具有即插即用、高擴(kuò)展性、高速穩(wěn)定等優(yōu)點(diǎn)的通信接口標(biāo)準(zhǔn)。目前基于PC機(jī)的USB應(yīng)用已趨于成熟，但一些便攜式USB設(shè)備要求脫離PC機(jī)實(shí)現(xiàn)數(shù)據(jù)通信。因此將USB主機(jī)控制器應(yīng)用于嵌入式系統(tǒng)，實(shí)現(xiàn)USB的點(diǎn)對點(diǎn)通信顯得日益重要，本文旨在設(shè)計(jì)一款可在嵌入式SOPC系統(tǒng)中使用的USB主機(jī)控制器IP核。
　　 本文在對USB協(xié)議規(guī)范和OHCI主機(jī)控制器設(shè)計(jì)規(guī)范深入研究的基礎(chǔ)上，采用自頂向下的設(shè)計(jì)思想，對USB主機(jī)控制

2、器IP核進(jìn)行頂層設(shè)計(jì)和模塊劃分。完成USB主機(jī)控制器IP核的RTL級描述、仿真及驗(yàn)證，并分析其仿真和綜合結(jié)果。論文主要包括以下幾方面的內(nèi)容：
　　 首先，對USB協(xié)議規(guī)范進(jìn)行深入詳細(xì)的研究。在透徹理解USB協(xié)議的基礎(chǔ)上對USB主機(jī)控制器IP核按照自頂向下的設(shè)計(jì)思想進(jìn)行頂層設(shè)計(jì)和模塊劃分。
　　 其次，采用Verilog HDL硬件描述語言對所劃分的主機(jī)控制模塊、串行接口引擎、Avalon總線接口模塊、接收和發(fā)送緩沖等子模

3、塊進(jìn)行RTL級設(shè)計(jì)。其中主機(jī)控制模塊完成USB數(shù)據(jù)傳輸?shù)暮诵目刂乒δ?串行接口引擎實(shí)現(xiàn)USB協(xié)議層功能，Avalon總線接口層和接收發(fā)送緩沖模塊完成系統(tǒng)總線與USB總線的時(shí)鐘域切換和數(shù)據(jù)的異步時(shí)域傳輸功能。在設(shè)計(jì)中采用一種新型的CRC校驗(yàn)并行算法，提高了校驗(yàn)效率、優(yōu)化了邏輯電路的時(shí)序特性；設(shè)計(jì)存儲深度可配置的FIFO作數(shù)據(jù)收發(fā)緩沖，在保證傳輸速度的基礎(chǔ)上方便用戶裁減以節(jié)省邏輯資源開銷。
　　 最后，針對所設(shè)計(jì)的主機(jī)控制器IP核制

4、定詳細(xì)的仿真測試方案，搭建仿真測試平臺，編寫結(jié)構(gòu)化的Testbench，采用ModelSim仿真工具對各子模塊進(jìn)行功能仿真，保證模塊邏輯功能滿足設(shè)計(jì)要求，采用Altera公司的FPGA驗(yàn)證平臺進(jìn)行邏輯綜合與驗(yàn)證。
　　 所設(shè)計(jì)的USB主機(jī)控制器IP核仿真和測試結(jié)果表明，主機(jī)控制器IP核各模塊邏輯功能均達(dá)到設(shè)計(jì)要求，整個(gè)主機(jī)控制器可在USB1.1協(xié)議規(guī)定的低速和全速兩種傳輸模式下完成指定類型的數(shù)據(jù)包的發(fā)送。本設(shè)計(jì)為SOPC系統(tǒng)中嵌