集成帶隙基準源設計.pdf

1、帶隙基準源是模擬集成電路中的一個重要單元。它為其它功能模塊，比如偏置電路、參考電路提供高精度的電壓基準，或由其轉化為高精度的電流基準。帶隙基準源輸出的基準電壓信號穩(wěn)定，與電源電壓、溫度以及工藝的變化無關。CMOS工藝由于其性價比，現已經成為集成電路設計的主流工藝。采用CMOS工藝設計高精度的帶隙基準源是本文研究的主要內容。
　　本文從集成電路中基本器件的工藝和模型入手，詳細介紹分析了CMOS工藝下的基本器件及其優(yōu)缺點和小信號模型。

2、接下來，本文介紹了基準源最基本的電路形式，分析了其優(yōu)缺點并由此引出衡量基準源性能最為重要的溫度特性和電源電壓抑制特性。本文對PN結的溫度特性做了細致的理論分析，進而在理論分析的基礎上引出正溫度系數電路的設計和溫度補償的核心思想，并且分析了傳統(tǒng)帶隙基準源的電路結構和性能，直觀的展示了帶隙基準源的設計思想。考慮到版圖設計等后端工序對帶隙基準源設計的影響，本文還介紹了版圖設計中的各種非理想因素對帶隙基準源的影響，并且提出了相應的改進措施。為設

3、計后續(xù)的高性能帶隙基準源，本文著重闡述了如何進一步改善帶隙基準源的溫度特性和電源電壓抑制特性，并為此做了詳盡的理論和電路設計仿真分析。
　　本文設計的新型分段式溫度補償的帶隙基準源電路，利用NMOS管分流電流以實現非線性溫度補償，通過在運放和電源之間引入負反饋的做法提高帶隙基準源的電源電壓抑制比，電路結構簡單，性能優(yōu)異?；贑SMC0.5μm CMOS工藝對所設計的帶隙基準源進行仿真，結果表明在3V的供電電壓下，帶隙基準源在-40