DVI數字視頻接口接收芯片的研究與設計.pdf

1、近年來，隨著LCD、PDP等平板顯示技術的發(fā)展，數字顯示接口替代傳統(tǒng)的模擬接口己成為必然趨勢。數字視頻接口(Digital Visual Interface，DVI)是由Silicon Image、Intel、Compaq、IBM、HP、NEC、Fujitsu等公司共同組成的數字顯示工作組(Digital Display Working Group，DDWG)推出的數字顯示接口標準。DVI作為一種優(yōu)秀的接口標準的提出，不僅解決了顯示器高

2、分辨率和高刷新率的問題，而且進一步降低了平板顯示器的成本、提高了穩(wěn)定性和顯示性能，得到了世界范圍內業(yè)界人士和廠商的大力支持。 本文以DVI標準(修訂版1.0)為基礎，闡述了數字視頻信號接收器的核心內容，包括DVI接口結構、最小轉換差分信號(Transition Minimized Differential Signaling，T.M.D.S.)、收發(fā)系統(tǒng)等，這種具有低電壓擺幅、以差分信號傳輸的串行接口能提供從VGA(640×48

3、0像素)到QXGA(2048×1536像素)的解決方案，單個T.M.D.S.鏈路最大數據傳輸速率可達到1.65Gbit/s。 在上述理論的基礎上，對實現DVI接收功能的芯片進行了系統(tǒng)結構定義和電路模塊劃分。采用數?；旌闲盘柤呻娐泛蚐OC設計方法設計并實現了滿足DVI標準要求的數字視頻信號接收芯片，包括時鐘數據恢復電路的算法、內置頻率補償的低壓差(LOW-Dropout，LDO)電壓調整器、數字鎖相環(huán)(Digital Phase

4、Locked Loop，DPLL)、電荷泵鎖相環(huán)、電平轉換電路、過采樣電路等模塊的設計，構成了一個完整的超大規(guī)模數?；旌掀舷到y(tǒng)(System on chip，SoC)。 通過在過采樣電路和數字鎖相環(huán)之間增加彈性緩沖電路，DPLL同時對10bit并行的數據進行相位檢測判斷，提高了判斷的正確率，數據傳輸的誤碼率得到改善；在實現10bit數據恢復的同時，電荷泵鎖相環(huán)只需輸出12相位的采樣時鐘信號，減小了鎖相環(huán)的設計難度以及過采樣電路

5、的功耗。 改進了電荷泵鎖相環(huán)中的V-I電路，降低了壓控振蕩器的增益，改善了控制電壓的波動對壓控振蕩器頻率的影響，從而減小時鐘抖動，采用頻率檢測電路對輸入時鐘信號頻率進行自動檢測分段，實現了大的頻率捕獲范圍。采用Hspic＿RF工具對壓控振蕩器的抖動和相位噪聲性能進行了仿真估計。 芯片采用雙電源方案實現，模擬電路和數字內核分別采用3.3V和1.8V電源，設計了一種新的LDO調整器結構來實現芯片內部電壓的調整，采用內部頻率補