

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、近年來,系統(tǒng)級芯片(System-on-Chip,SoC)已成為當前研究和應(yīng)用的主流,隨著集成規(guī)模和復雜度的日益增大,使得其測試也面臨著巨大挑戰(zhàn)。SoC由于片上嵌入多個各種芯核,其有限的輸入/輸出端口資源,連同外部測試設(shè)備測試成本、數(shù)據(jù)通道有限等因素的限制,使得 SoC的測試復雜性和測試成本增加。內(nèi)建自測試(Built-in Self-Test,BIST)技術(shù)通過在芯核上集成的邏輯可實現(xiàn)對自身電路的檢測,是一種有效解決 SoC中嵌入式芯
2、核測試的方案。
測試期間電路產(chǎn)生的功耗相比正常工作模式時的功耗要高出幾倍,過高的測試功耗會對待測電路產(chǎn)生極大危害,甚至損壞。SoC測試功耗問題已經(jīng)引起測試領(lǐng)域研究人員的極大關(guān)注,降低 SoC測試功耗可從芯核級和系統(tǒng)級兩個方面考慮。
本論文重點研究了芯核級BIST低功耗測試生成技術(shù)和SoC系統(tǒng)級溫度意識測試規(guī)劃問題。主要工作包括:
(1)研究了低功耗單輸入變化(Single Input Changed,SIC
3、)測試序列種子選取算法。SIC測試序列是指連續(xù)輸入向量間只有一個位碼值發(fā)生變化,可有效降低 CUT內(nèi)部節(jié)點翻轉(zhuǎn)率。而 SIC作為低功耗測試序列,在 BIST向量生成技術(shù)中實現(xiàn)的關(guān)鍵就是 SIC序列種子選取,本論文首先在 SIC前期理論模型基礎(chǔ)上,進一步提煉出SIC序列性質(zhì),用以指導 SIC序列種子選取算法設(shè)計。通常 SIC序列種子選取存在故障覆蓋率難以保證的問題,本論文提出了兩種 SIC序列種子選取算法,是基于ATPG測試向量集提取SI
4、C種子向量,種子釋放所生成的SIC測試序列在降低待測電路功耗的同時,還可保證等同于ATPG工具的高測試故障覆蓋率。首先提出一種新的SIC序列,即序列位碼順序單輸入位變化(Sequential Single Input Change,SSIC)的測試序列,對 SSIC序列特性進行了深入細致的研究和總結(jié),并將這些序列特性用于指導 SSIC序列種子選取算法設(shè)計。用于產(chǎn)生 SSIC序列的向量發(fā)生器是基于簡單移位寄存器結(jié)構(gòu),硬件實現(xiàn)簡單。另一種方
5、案是基于常用本原多項式 LFSR的SIC序列發(fā)生器結(jié)構(gòu),SIC序列按照本原多項式LFSR所生成 M序列的次序進行單輸入位跳變,LFSR初始值不同,同一SIC種子產(chǎn)生的SIC序列也不同,因而在選取SIC序列種子過程中協(xié)同考慮LFSR的初始值選取,起到進一步優(yōu)化SIC序列種子數(shù)量的目的。
(2) CA作為內(nèi)建向量發(fā)生器在確定型BIST的應(yīng)用屬于CA反向綜合問題,難點就是存在大量進化特性違反,本論文對此定義了更適用于CA反向綜合的非
6、對稱鄰居模型,進一步加強解決進化特性違反的能力。通常確定性BIST測試生成技術(shù)是基于重播種技術(shù),種子存儲需額外的硬件開銷,種子釋放過程中產(chǎn)生大量冗余向量,導致測試時間及測試功耗增加。本論文提出了兩種基于CA的低功耗確定 TPG綜合算法,采用非對稱鄰居模型有效解決綜合過程中的進化特性違反。兩種算法都是采用降低功耗預計算的ATPG向量集進行反向綜合,所綜合出的CA結(jié)構(gòu)可生成給定低功耗測試集,并保持與ATPG工具相同的高的測試故障覆蓋率和短的
7、測試時間。算法一是采用鄰域擴展與列交換相結(jié)合的技術(shù),為使所綜合出的CA結(jié)構(gòu)具有最小硬件成本,采用模擬退火算法進行優(yōu)化,并通過設(shè)定鄰域半徑閾值對 CA單元間線拓撲進行約束。算法二是根據(jù) CA中心細胞單元三鄰和非對稱三鄰變化規(guī)律,推導出最近鄰計算數(shù)學矩陣,通過計算尋找滿足進化特性的最近的單元連接結(jié)構(gòu),若當前鄰域半徑無解,則鄰域半徑逐一遞增,計算新的三鄰互聯(lián)矩陣,直至找到滿足進化特性的優(yōu)化連接結(jié)構(gòu)。在提高算法效率的同時,可有效降低 CA硬件成
8、本開銷。所提出的基于CA的低功耗確定 TPG綜合算法,針對低功耗向量集進行操作,不影響原有測試集低功耗特性和故障覆蓋率。采用所綜合出的基于CA的低功耗確定TPG,給定CA初始向量,即可產(chǎn)生預計算的低功耗測試向量集,并且不含有冗余測試向量,解決了重播種技術(shù)中冗余向量所引起的冗余時間與功耗問題。
(3)針對系統(tǒng)級溫度意識測試規(guī)劃技術(shù)進行了研究。SoC溫度意識測試規(guī)劃研究主要包含兩個方面,一個是規(guī)劃算法設(shè)計,另一個就是系統(tǒng)測試溫度評
9、估技術(shù)。溫度評估技術(shù)是溫度優(yōu)化測試規(guī)劃研究的前提和基礎(chǔ)。本文基于數(shù)值熱傳導理論設(shè)計溫度評估模型。根據(jù)芯核之間的空間分布,定義相鄰關(guān)系矩陣,可快速判斷出并行測試芯核之間的布局關(guān)系。利用該溫度評估模型計算相鄰并行測試芯核間由熱傳導行為產(chǎn)生的熱量變化,導入熱量與自身熱源之和即為所求芯核測試溫度,解決了反復調(diào)用熱仿真工具和常用熱 RC模型中熱導路徑需多次構(gòu)建引起的溫度評估過程繁瑣的問題,本文溫度模型可以快速預測系統(tǒng)測試溫度。利用該溫度評估模型,
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- SoC測試中的低功耗技術(shù).pdf
- 基于三維結(jié)構(gòu)的SoC低功耗測試技術(shù)研究.pdf
- SoC測試功耗優(yōu)化技術(shù)研究.pdf
- 低功耗SoC測試技術(shù)及基于狀態(tài)種子的BIST策略研究.pdf
- SoC測試中數(shù)據(jù)壓縮與降低功耗方法研究.pdf
- SoC測試中的低功耗與數(shù)據(jù)壓縮方法研究.pdf
- SoC可測性設(shè)計中低成本與低功耗測試技術(shù)研究.pdf
- 低功耗SoC測試及基于狀態(tài)種子的BIST策略的研究.pdf
- 低功耗SoC設(shè)計關(guān)鍵技術(shù)研究.pdf
- 基于測試控制器的SOC低功耗優(yōu)化設(shè)計方法的研究.pdf
- SOC低功耗設(shè)計方法研究.pdf
- SOC芯片低功耗設(shè)計.pdf
- SoC芯片的低功耗設(shè)計.pdf
- 測試矢量優(yōu)化和低功耗協(xié)同設(shè)計的BIST技術(shù)研究.pdf
- IP核低功耗測試研究與實現(xiàn).pdf
- IP核測試訪問和掃描鏈低功耗測試方法研究與實現(xiàn).pdf
- 集成電路低功耗測試方法研究.pdf
- 低功耗內(nèi)建自測試(BIST)設(shè)計技術(shù)的研究.pdf
- 數(shù)字電路低費用低功耗測試技術(shù)研究.pdf
- 基于掃描的低功耗測試方法研究.pdf
評論
0/150
提交評論