針對SOC測試數(shù)據(jù)壓縮的編碼方法研究.pdf

1、隨著集成電路的設(shè)計(jì)趨勢正在快速的朝向片上系統(tǒng)SoC(System-on-a-Chip)設(shè)計(jì)方法的轉(zhuǎn)變，逐步的將各種預(yù)先設(shè)計(jì)和驗(yàn)證的芯核集成在一個(gè)芯片上，這樣增加了設(shè)計(jì)產(chǎn)量且縮短了產(chǎn)品投放市場的時(shí)間，但是同時(shí)給測試也帶來了挑戰(zhàn)。測試數(shù)據(jù)的不斷增加、測試時(shí)間的增長使得測試的成本越來越大，為了緩解這些問題，必須對測試數(shù)據(jù)進(jìn)行壓縮。本文從幾種經(jīng)典的測試數(shù)據(jù)壓縮方法入手，對各種方法的優(yōu)缺點(diǎn)進(jìn)行了分析，總結(jié)出了每種方法各自的適用范圍，并在此基礎(chǔ)上提

2、出了部分改進(jìn)。本文主要工作如下： 1.總結(jié)了當(dāng)前各種編碼壓縮技術(shù)，對每種方法的特點(diǎn)做出了總結(jié)和分析，著重分析了交替與連續(xù)長度碼和折疊計(jì)數(shù)器這兩種方法，總結(jié)其適用范圍，找出其不足之處，并在后邊的工作中對其作改進(jìn) 2.對測試集差分向量中的連續(xù)的0進(jìn)行編碼是一種很經(jīng)典的方法。但是不能很好的適應(yīng)差分向量中連續(xù)的1和10交替的情況，交替與連續(xù)長度碼可以很好的解決這個(gè)問題。本文對測試集進(jìn)行預(yù)處理，使得預(yù)處理后的測試集能更好的用交替與

3、連續(xù)長度碼進(jìn)行編碼，實(shí)驗(yàn)結(jié)果表明，本方法可以有效的實(shí)現(xiàn)對測試數(shù)據(jù)的壓縮。 3.針對傳統(tǒng)的折疊計(jì)數(shù)器技術(shù)需要重新播種的問題，本文給出了一種方法，它不需要進(jìn)行重新播種，當(dāng)一個(gè)折疊集生成完畢之后，可以通過在若干個(gè)中間折疊集的跳轉(zhuǎn)跳轉(zhuǎn)到下一個(gè)折疊集。文中將用數(shù)學(xué)方法證明這樣的中間折疊集是存在的，并且經(jīng)過的折疊集的個(gè)數(shù)最少。本方法硬件開銷較小，通訊協(xié)議簡單，但是其壓縮效果非常明顯。本方法可以利用折疊計(jì)數(shù)器的技術(shù)處理孤立點(diǎn)較多的問題，擴(kuò)展了