基于CSP理論的Viterbi模塊在FPGA上的實(shí)現(xiàn).pdf

1、Soc技術(shù)已經(jīng)成為電路設(shè)計(jì)中主要方法。整個(gè)系統(tǒng)功能的實(shí)現(xiàn)是在一個(gè)大規(guī)模的集成電路上。這個(gè)集成電路可能包含了數(shù)字、射頻、模擬以及其它的功能。Soc技術(shù)的優(yōu)點(diǎn)在于它能將電路的設(shè)計(jì)從底層電路級(jí)推向系統(tǒng)級(jí)，使設(shè)計(jì)者可以將更多的精力放在對(duì)IP模塊的選擇以及內(nèi)部連接結(jié)構(gòu)上。而一個(gè)系統(tǒng)級(jí)的IP-core可以看作是由多個(gè)模塊IP-core通過內(nèi)部的總線連接而成。 一個(gè)IP-core網(wǎng)絡(luò)可能遭遇穩(wěn)定性的問題，比如死鎖和活鎖。只有從設(shè)計(jì)初期入手才能

2、解決這些問題。其中一個(gè)方法是同步原則，即：使得基本上每一個(gè)數(shù)字設(shè)計(jì)都是用同步。運(yùn)用同步的原則會(huì)使得抽象的模型很容易理解以及改進(jìn)。CSP理論正是基于同步這一點(diǎn)，它強(qiáng)調(diào)執(zhí)行的有序性；同時(shí)CSP設(shè)計(jì)方法還可以針對(duì)不同的層次進(jìn)行描述，比如：系統(tǒng)級(jí)和芯片級(jí)等。這有助于設(shè)計(jì)者對(duì)模塊的分析和設(shè)計(jì)。 Viterbi算法是目前通信領(lǐng)域中最常用的卷積碼譯碼算法之一。本文在大量閱讀前人研究文獻(xiàn)的基礎(chǔ)上，深入理解其算法，提出針對(duì)DAB卷積碼譯碼算法的