基于FPGA的高速3DES加密芯片的設計與實現(xiàn).pdf

1、隨著信息技術的發(fā)展，計算機的應用越來越廣泛，網(wǎng)絡信息安全問題也隨之愈顯突出，并逐漸成為人們不容忽視的一個問題。而信息加密作為信息安全中一個最為有力的武器，正在發(fā)揮著重要的作用。
　　 DES(Data Encryption Standard)加密算法從成為加密標準到今天，已被運用到十分廣泛的領域，但隨著科技的發(fā)展，其已經(jīng)被證實為不安全的算法。但其算法的延伸，即3DES算法的出現(xiàn)，極好地彌補了DES算法不安全的缺陷。利用3DES算

2、法來替換DES算法無需對原系統(tǒng)做太大改動，這樣既可提高系統(tǒng)的安全性，又可利用原有的資源進行更新再利用，進而提高資源的利用效率。而FPGA以其功能強大、開發(fā)過程投資少、周期短、保密性好、可反復修改和開發(fā)工具智能化等特點成為當今可編程邏輯器件電路設計領域首選的器件之一，因此，應用FPGA來設計和實現(xiàn)3DES算法具有重大的現(xiàn)實意義和廣闊的發(fā)展前景。本文致力于設計一種基于FPGA的高速3DES加密系統(tǒng)。
　　 本文對3DES密碼算法的硬

3、件設計與實現(xiàn)進行了深入研究。為了保證系統(tǒng)能夠?qū)崿F(xiàn)高速，本文在分析和研究算法原理的基礎上，結(jié)合DES/3DES加密算法的特征，采用了全流水線結(jié)構(gòu)設計，提高了系統(tǒng)的時鐘頻率和吞吐量。根據(jù)此實現(xiàn)方案，本文提出了基于3DES算法的加/解密集成電路的一系列設計方法，包括3DES加密芯片的體系結(jié)構(gòu)設計方法以及各個子模塊的電路設計方法，并結(jié)合FPGA的特點對各子模塊進行了詳細分析，解決了3DES算法設計中高速實現(xiàn)的硬件實現(xiàn)問題，使系統(tǒng)的整體加解密速度