高速低功耗雙端口CMOS SRAM的設計.pdf

1、隨著1947年晶體管在Bell實驗室的發(fā)明，微電子技術發(fā)展異常迅速，目前已進入超大規(guī)模集成電路時代。在我國，作為信息產(chǎn)業(yè)基礎的微電子技術，在生產(chǎn)和科研方面的速度已大大加快，已深入滲透到經(jīng)濟、生活的方方面面。從移動電話、圖像處理、語音處理合成、電腦到數(shù)碼相機等數(shù)字化產(chǎn)品，無不留有微電子技術的痕跡。靜態(tài)存儲器(SRAM)，作為數(shù)字化大家庭中的一員，近年來得到了長足的發(fā)展。它作為半導體存儲器中不可缺的一類產(chǎn)品，在計算機，通信等高速速據(jù)交換系統(tǒng)

2、中得到了廣泛的應用。據(jù)資料顯示，目前存儲器市場要占整個半導體市場的35％，而靜態(tài)存儲器則占各種存儲器總額的15％左右，并且隨著技術的改進和工藝的進步，每年以10％的速度遞增。因此靜態(tài)隨機存儲器作為IC領域中極為重要的一部分，對其進行長期不懈的研究開發(fā)具有深遠的意義。 雙端口靜態(tài)存儲器，它采用兩套獨立的地址、數(shù)據(jù)和控制總線，同時允許兩個獨立的實體(如兩個處理器)對其進行存取，與單端口的存儲器相比，雙端口存儲器的存取效率提高一倍。靜

3、態(tài)存儲器的存取速度由地址輸入到數(shù)據(jù)輸出的關鍵路徑?jīng)Q定。其中包括地址緩沖、譯碼器、存儲單元、靈敏放大器和輸出緩沖電路。其中存儲單元是存儲器的核心部分，結構相對固定，其性能往往由現(xiàn)有的工藝水平?jīng)Q定。所以在靜態(tài)存儲器的設計過程中，更多的是注重對譯碼器、靈敏放大器等外圍電路的優(yōu)化來提高存儲器的性能。 本文設計了一款1M(128K×8Bit)的雙端口存儲器，文中介紹了雙端口存儲器的結構和工作原理，重點描述了雙端口存儲器的仲裁控制電路，詳細

4、討論了存儲單元，靈敏放大器，譯碼器的設計。分析了影響存儲器的速度和功耗的原因，并提出了相應的優(yōu)化措施，力求通過對外圍電路結構的改進而使整個存儲器的性能得到改善。在0.5um的CMOS標準工藝條件下，系統(tǒng)通過Hspice和Hsim進行模擬，仿真結果顯示：在典型的工作條件下(VDD=5V，T=25℃)，數(shù)據(jù)存取時間小于15ns，存儲器的典型的動態(tài)功耗為150mA，靜態(tài)功耗為50mA，各項設計參數(shù)都到達預期的目標。因此在同等的工藝條件下，該存