基于效率最大化的SOC測試程序優(yōu)化.pdf_第1頁
已閱讀1頁,還剩56頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、集成電路發(fā)展到今天的SOC時代,各個公司之間產品的競爭很大程度上取決于成本的競爭,。而如何有效及時地開發(fā)出具有高良率和高測試效率的測試程序逐漸成為測試業(yè)界最關心的問題。
  芯片的制造成本,主要在三個方面,晶圓,封裝,測試。其中,測試的成本,一般是根據機臺的利用時間來計算。所以對于相對而言是靈活性最大,最容易即時顯現效果的地方。測試時間減少,也就意味著整體的測試成本的降低。
  本文將討論一種針對SOC芯片的低成本測試時間減

2、少解決方案,該方案只是在原有的測試平臺(V93K)基礎上,改良測試方法和提升測試效率,就可以在保證測試精度和穩(wěn)定性的前提下實現對芯片要求的所有工程/量產測試需求。其最大的優(yōu)點是大大降低ATE本身的時間成本,提高的芯片的產出,及時占領市場。
  測試時間的有效降低的方法,包括了測試頻率的調整,測試方法的等效轉換,測試硬件的微調,以及測試程序的優(yōu)化和后期測試數據的分析,在保證測試穩(wěn)定不受影響的前提下,針對性的選擇適當的方法,使測試程序

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論