嵌入式存儲(chǔ)器測(cè)試算法的研究與實(shí)現(xiàn).pdf

1、隨著深亞微米技術(shù)的發(fā)展，嵌入式存儲(chǔ)器在片上系統(tǒng)芯片（SoC）上占有越來越多的比重。由于嵌入式存儲(chǔ)器中晶體管密集，存在高布線密度、高復(fù)雜度和高工作頻率等因素，很容易發(fā)生物理缺陷。因此，研究高效率的測(cè)試算法，建立有效地嵌入式存儲(chǔ)器測(cè)試方法，對(duì)提高芯片成品率，降低芯片生產(chǎn)成本具有十分重要的意義。測(cè)試算法是存儲(chǔ)器測(cè)試的核心內(nèi)容。算法的推導(dǎo)需要在故障覆蓋率和算法復(fù)雜度上進(jìn)行折衷。因此，如何得到低復(fù)雜度、高故障覆蓋率的算法，是算法研究的難點(diǎn)。同時(shí)，

2、存儲(chǔ)器內(nèi)建自測(cè)試（MBIST）電路作為附加測(cè)試電路，要求具有盡可能小的面積及功耗，而且不能影響存儲(chǔ)器電路的正常工作。 本文從單一單元故障和耦合故障的13種存儲(chǔ)器故障類型的研究出發(fā)，針對(duì)每種故障原語(yǔ)提出對(duì)應(yīng)的March測(cè)試算法，通過這些測(cè)試算法的優(yōu)化合并，推導(dǎo)出65nm工藝要求下的新型March28算法，新算法可以檢測(cè)所有現(xiàn)實(shí)的連接性故障、單一單元故障、耦合故障和數(shù)據(jù)保持故障，并且復(fù)雜度減少12．5％。對(duì)于用戶自定義March算法