基于SPARC V8的RISC處理器中IU的設計和研究.pdf

1、作為嵌入式系統(tǒng)的核心，微處理器以其靈活，功能強大等優(yōu)勢，已廣泛應用在信息技術的各個領域。無論是家電產品多媒體和數(shù)字信號處理領域，還是衛(wèi)星發(fā)射導彈制導都離不開微處理器。其中RISC(精簡指令集計算機)因為產生的機器碼更有效、更密集，使得編碼器很容易實現(xiàn)其密度接近于機器能力的代碼，其性能價格比超過了傳統(tǒng)的CISC，速度也比CISC快，且硬件結構功能分布清楚,工藝技術先進等優(yōu)點，越來越受到人們的重視和使用。論文在對嵌入式微處理器通用結構研究的

2、基礎上，參考SPARCV8指令系統(tǒng)，實現(xiàn)了微處理器的基本結構?！　”菊n題的內容是設計RISC處理器的整數(shù)單元(IU)。整數(shù)單元是微處理器的主要組成部分，其主要作用是執(zhí)行所有的整數(shù)運算指令和控制指令。整數(shù)運算能力是CPU中重要的性能指標。整數(shù)單元的設計研究對高性能的處理器設計有著重要的意義。整數(shù)單元采用五級流水線結構設計。論文詳細闡述了流水線設計過程，對流水線的結構冒險，控制冒險和數(shù)據(jù)冒險等問題進行分析，并提出了解決方法，同時對運算單元

3、中超前進位加法器和32位乘法器的設計作了詳盡的介紹?！　≡陉U述設計的同時，還對可綜合VerilogHDL代碼的風格進行了探討，并以設計中遇到的問題為例，提出了自己關于代碼可綜合性的一些看法和建議。　　使用VerilogHDL語言對IU模塊進行RTL描述，在完成對設計的功能仿真后，我們還使用“基于PCI總線的IP驗證平臺”對設計中的乘法器進行FPGA的硬件驗證，驗證結果表明我們所設計的模塊功能和性能都符合我們初始的要求?！　】紤]到本