基于FPGA的信道化接收機(jī)研究.pdf

1、隨著通信技術(shù)的發(fā)展，現(xiàn)代通信偵察系統(tǒng)不僅要求具有寬輸入帶寬、高靈敏度和分辨率、大動(dòng)態(tài)范圍和處理同時(shí)到達(dá)多個(gè)信號(hào)的能力，還必須能適應(yīng)現(xiàn)代高密集的信號(hào)環(huán)境，對(duì)接收到的大量信息必須實(shí)時(shí)或準(zhǔn)實(shí)時(shí)地進(jìn)行處理。因此，開展寬帶接收研究具有重要的現(xiàn)實(shí)意義。
　　 本文主要研究了數(shù)字信道化接收的高效結(jié)構(gòu)，并根據(jù)實(shí)際工程需求，對(duì)數(shù)字信道化接收的FPGA實(shí)現(xiàn)進(jìn)行了相關(guān)技術(shù)研究。首先，基于寬帶數(shù)字接收機(jī)的基礎(chǔ)理論，深入研究推導(dǎo)了基于多相DFT的數(shù)字信道

2、化接收的高效結(jié)構(gòu)，并針對(duì)信道化過程中出現(xiàn)的存在盲區(qū)、信道模糊、跨信道問題，研究了相應(yīng)的解決方法。另外，研究了數(shù)字信道化FPGA實(shí)現(xiàn)的相關(guān)技術(shù)：正交數(shù)字下變頻技術(shù)、濾波技術(shù)等，其中對(duì)數(shù)字FIR濾波器的FPGA實(shí)現(xiàn)進(jìn)行深入研究，分析了不同F(xiàn)IR濾波器的FPGA實(shí)現(xiàn)結(jié)構(gòu)，在正交下變頻模塊中選擇了基于乘累加的時(shí)鐘選擇運(yùn)算法FIR濾波器結(jié)構(gòu)，該結(jié)構(gòu)在降低乘法器工作速率的同時(shí)降低了數(shù)據(jù)的運(yùn)算量，在數(shù)字信道化模塊的多相濾波中，從復(fù)雜度考慮，選擇了直接