10-40Gb-s光通信和萬兆以太網超高速數據判決芯片設計.pdf

1、近十多年來，通信技術飛速發(fā)展，局域網和光纖通信的技術取得了革命性的進步，光纖通信集成電路和萬兆以太網的研究已趨于白熱化。 超高速數據判決芯片廣泛應用于以太網物理媒體附屬層(PMA)以及光纖通信系統(tǒng)時鐘數據恢復模塊中，其性能往往決定了通信系統(tǒng)的指標，其電路的最高工作速率很大程度上制約著整個通信系統(tǒng)的最高工作速率。數據判決的集成電路廣泛采用主從D觸發(fā)器來實現，而D觸發(fā)器是各種數字電路的核心單元，同時又是以太網物理媒體附屬層及光纖通信

2、系統(tǒng)中分接、復接電路的關鍵模塊。因此，超高速數據判決芯片的研制有著舉足輕重的地位。 本文首先簡要介紹了時鐘提取和數據判決電路的構成與基本原理。在討論了數據判決的基本原理后，分析了利用D觸發(fā)器實現的數據判決電路的幾種結構。由于超高速集成電路設計的一些特殊性，本文接著介紹了超高速集成電路的設計，討論了設計中涉及的匹配技術、互連線寄生模型及傳輸線行為分析、一些高頻補償技術(即：在本文實現的HLO結構和超動態(tài)結構的判決電路中分別采用的并

3、聯峰化技術和負反饋技術)。 電路設計是本文的重要部分，也是超高速數據判決電路設計的核心。在設計中不僅要考慮速度、面積、功耗等一些共性因素，還要考慮數據判決電路設計的指標：工作速率范圍、判決靈敏度、相位裕度、輸出相位偏移等。不同的電路形式具有不同的優(yōu)缺點，本文較詳細地介紹了應用于千兆以太網的CMOS邏輯的數據判決電路、具有90度可調移相的萬兆以太網數據判決電路、40Gbps的超高速數據判決電路(即：HLO結構和超動態(tài)結構的數據判決

4、電路)。版圖設計在整個芯片設計過程中是非常重要的一步，在高速集成電路的設計中，版圖的設計直接關系到芯片的性能，因此文中給出了一些版圖設計中需要注意地問題。最后本文給出了各個芯片的仿真及測試結果，討論了其性能指標并且比較了各個芯片不同的優(yōu)缺點。 本文研究課題受到國家863計劃10-40Gbps光收發(fā)關鍵器件芯片技術研究課題和10Gbps以太網物理層上下行接口處理芯片研究課題資助，其中10Gbps以太網物理層上下行接口處理芯片研究課