基于FPGA的機(jī)載SAR-ISAR實(shí)時(shí)成像的技術(shù)研究.pdf

1、機(jī)載雷達(dá)對(duì)艦船目標(biāo)成像，既不是雷達(dá)運(yùn)動(dòng)而目標(biāo)靜止SAR成像的情況，也不是雷達(dá)靜止而目標(biāo)運(yùn)動(dòng)ISAR成像的情況，需要探討一種混合成像的模式獲取艦船目標(biāo)的高分辨圖像。本文主要論述了對(duì)艦船目標(biāo)SAR/ISAR混合成像的方法，以及算法的FPGA實(shí)時(shí)處理。
　　 機(jī)載雷達(dá)對(duì)艦船成像時(shí)雷達(dá)和目標(biāo)都在運(yùn)動(dòng)，因此用SAR或ISAR都難以達(dá)到理想的效果。由于載機(jī)的運(yùn)動(dòng)引起了比較明顯的包絡(luò)走動(dòng)和彎曲，使相鄰包絡(luò)的相關(guān)性很差，從而使包絡(luò)對(duì)齊十分困難，

2、必須用SAR的方法進(jìn)行距離徙動(dòng)校正，把回波包絡(luò)“扳直”。對(duì)回波信號(hào)進(jìn)行解線頻調(diào)(dechirp)處理后，再作逆傅立葉變換，提取單個(gè)目標(biāo)就可以作ISAR處理的包絡(luò)對(duì)齊和自聚焦了。
　　 本文采用FPGA作為主處理器實(shí)時(shí)處理SAR/ISAR的混合成像，摒棄了處理速度處于劣勢(shì)的DSP芯片。由于SAR/ISAR混合成像處理數(shù)據(jù)量大、運(yùn)算復(fù)雜，采用5片高端的FPGA芯片作算法實(shí)現(xiàn)，包括數(shù)字下變頻、距離脈壓、距離徙動(dòng)校正、方位dechirp