高密度計(jì)算與多核系統(tǒng)設(shè)計(jì)技術(shù)研究.pdf

1、隨著人們對(duì)計(jì)算機(jī)產(chǎn)品性能的要求越來越高，特別是對(duì)于工程上的高密度計(jì)算，單處理器系統(tǒng)已不能滿足人們的要求。伴隨著集成電路工藝技術(shù)的發(fā)展，多核技術(shù)已成為下一代集成電路設(shè)計(jì)的趨勢(shì)。其中，如何提高多個(gè)核之間的通訊效率成為片上多處理器系統(tǒng)(Multiprocessors System-on-Chip,MPSoC)設(shè)計(jì)的關(guān)鍵。在中小規(guī)模的多核系統(tǒng)設(shè)計(jì)中，多以總線架構(gòu)作為其片上通訊架構(gòu)。傳統(tǒng)的總線架構(gòu)無法滿足并行通訊的要求，隨著處理器數(shù)目的增多，通訊

2、效率更是隨著降低，進(jìn)而成為制約整體性能提升的瓶頸。本文在RTL級(jí)設(shè)計(jì)并實(shí)現(xiàn)了基于AXI總線協(xié)議的通訊架構(gòu)，在對(duì)AXI總線通訊架構(gòu)研究的基礎(chǔ)上，對(duì)多核系統(tǒng)進(jìn)行高密度計(jì)算的潛能進(jìn)行了挖掘，并對(duì)如何發(fā)揮多核系統(tǒng)的并行性以及系統(tǒng)優(yōu)化等問題進(jìn)行了一些基礎(chǔ)性的探索。論文的主要工作如下：
　　 首先，本文設(shè)計(jì)并實(shí)現(xiàn)了基于AXI總線架構(gòu)多核系統(tǒng)平臺(tái)，重點(diǎn)闡述了總線架構(gòu)中的各個(gè)子模塊的設(shè)計(jì)。
　　 其次，以矩陣運(yùn)算為例對(duì)高密度計(jì)算進(jìn)行了一