可配置TTA處理器編譯器的指令調(diào)度技術(shù)研究與實(shí)現(xiàn).pdf

1、隨著專用集成電路的發(fā)展和通用處理器的復(fù)雜性增強(qiáng)，市場對(duì)高性能，低功耗，開發(fā)周期短的嵌入式片上系統(tǒng)(SOC)的需求日趨強(qiáng)烈。然而可配處理器的設(shè)計(jì)自動(dòng)化工具鏈的開發(fā)是高性能可配置處理器的設(shè)計(jì)中面臨的一個(gè)重大挑戰(zhàn)。編譯器是設(shè)計(jì)自動(dòng)化工具鏈的一個(gè)重要部分，可配置處理器架構(gòu)的多變性給編譯器的設(shè)計(jì)提出了更高的要求。TTA(TTA，Transport Triggered Architecture)架構(gòu)具有更高的靈活性，可配置性，硬件的設(shè)計(jì)相對(duì)更加簡單

2、，在業(yè)界受到了廣泛的關(guān)注。
　　 本文研究了編譯器后端優(yōu)化的相關(guān)算法，在Stanford大學(xué)的machsuif編譯器框架下搭建了TTA后端指令調(diào)度的優(yōu)化系統(tǒng)平臺(tái)，針對(duì)前端生成的中間代碼分別進(jìn)行了資源分配，編譯系統(tǒng)的后端代碼生成可配置設(shè)計(jì)，代碼的軟件旁路優(yōu)化等多層次優(yōu)化，并就指令調(diào)度的核心調(diào)度算法提出并實(shí)現(xiàn)了一種新的基于最小延時(shí)的啟發(fā)式搜索算法，該算法主要是構(gòu)建了一個(gè)規(guī)劃模型將指令調(diào)度問題轉(zhuǎn)化為求最優(yōu)編碼序列的搜索問題，引入了最小