

已閱讀1頁,還剩71頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、本文應用的基于傳輸觸發(fā)體系架構(Transport Triggered Architecture,TTA)的ASIP設計方法具有簡單性、靈活性、可編程性、模塊化、自動化的特點,有效地克服了當前專用處理器和微處理器局限性,能夠快速設計出滿足特定應用的高性能嵌入式微處理器。傳輸觸發(fā)體系架構優(yōu)點在于總線互連方式由簡單直接的連接點取代了傳統冗雜的旁路路徑,寄存器不再作為數據通路的中間級而是看成特殊的功能單元,進而實現低功耗;傳輸觸發(fā)體系指令特點
2、是以Hybrid流水線方式多觸發(fā),進而最大化功能單元的并行性。本文根據傳輸觸發(fā)體系架構的特點,針對視頻領域的H.264幀內預測以及整數離散余弦變換以MoveFramework為開發(fā)工具平臺進行處理器設計,其中包括配置系統體系架構、挖掘操作并行性和數據傳輸級并行性、優(yōu)化資源、優(yōu)化互聯,最終在運行周期、面積與功耗中達到了一個權衡。本文按照自底向上和自頂向下的設計方法學分別實現幀內預測處理器和帶有功能單元的復合處理器。實驗表明,經過設計優(yōu)化后
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 面向圖像處理的可配置處理器設計與實現.pdf
- 面向AES加密的可配置處理器設計及實現.pdf
- 面向橢圓曲線密碼算法的可配置處理器研究與設計.pdf
- 可配置可擴展媒體處理器設計.pdf
- 高性能專用數字協處理器的設計與測試.pdf
- 可配置嵌入式處理器仿真器的設計與實現.pdf
- 基于TTA的可配置處理器研究與設計.pdf
- 可配置EDGE處理器執(zhí)行單元的分析與設計.pdf
- 高性能Java處理器設計研究與實現.pdf
- 高性能數字信號處理器的設計與實現.pdf
- 可配置可擴展處理器編譯器設計.pdf
- 基于網絡處理器的高性能虛擬專用網研究與實現.pdf
- 基于高性能網絡處理器的NIPS設計與實現.pdf
- 高性能FFT處理器的研究與FPGA實現.pdf
- 高速可配置基2FFT處理器的FPGA實現研究.pdf
- 高性能FPGA可配置存儲器的IP核設計.pdf
- 可配置FFT-IFFT處理器的設計及其FPGA構造.pdf
- 基于多核處理器的h.264幀內預測和去塊濾波實現與優(yōu)化
- 基于TTA技術的多功能可配置DSP處理器設計.pdf
- 可配置TTA處理器編譯器的指令調度技術研究與實現.pdf
評論
0/150
提交評論