小型化SAR實(shí)時(shí)成像處理機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、由于小型無人機(jī)平臺(tái)的限制，它可搭載的有效載荷在重量、體積、功耗等方面有著嚴(yán)格的要求。要使小型無人機(jī)或其它小型飛行平臺(tái)能搭載實(shí)用化SAR，就必須設(shè)計(jì)出適用的小型化SAR。實(shí)時(shí)成像處理機(jī)是SAR系統(tǒng)的一個(gè)重要組成部分。一般來說，小型飛行平臺(tái)配備的信息傳輸系統(tǒng)帶寬較窄，不能直接傳輸雷達(dá)回波原始數(shù)據(jù)，必須在平臺(tái)上完成實(shí)時(shí)成像處理，再將圖像數(shù)據(jù)下傳至地面站。因此高性能、小體積、低功耗的實(shí)時(shí)成像處理機(jī)將是能夠?qū)崿F(xiàn)小型化SAR的關(guān)鍵。
　　

2、傳統(tǒng)的基于FPGA平臺(tái)的SAR實(shí)時(shí)成像處理機(jī)常采用多芯片實(shí)現(xiàn)，即距離壓縮板、矩陣轉(zhuǎn)置板、方位壓縮板級聯(lián)的設(shè)計(jì)方案。針對小型化SAR實(shí)時(shí)成像處理機(jī)體積小、重量輕、功耗低的特點(diǎn)和要求，本文在一塊高端FPGA芯片上實(shí)現(xiàn)SAR實(shí)時(shí)成像處理全過程，即距離壓縮、矩陣轉(zhuǎn)置、方位壓縮。為進(jìn)一步降低存儲(chǔ)空間和下傳數(shù)據(jù)帶寬，本文基于FPGA設(shè)計(jì)的小型化SAR實(shí)時(shí)成像處理機(jī)在完成壓縮成像處理后，直接在處理機(jī)中進(jìn)行灰度量化，將32bit成像壓縮后的點(diǎn)復(fù)數(shù)數(shù)據(jù)量

3、化為8bit灰度值。具體的研究內(nèi)容為：
　　 1.根據(jù)實(shí)時(shí)成像處理RD算法理論和系統(tǒng)參數(shù)要求，對系統(tǒng)數(shù)據(jù)量和運(yùn)算量做了全面分析。再結(jié)合主要模塊資源消耗及其仿真，選擇1片Altera公司StratixⅡ系列的EP2S90 FPGA芯片實(shí)現(xiàn)小型化SAR實(shí)時(shí)成像處理機(jī)。
　　 2.成像壓縮模塊詳細(xì)設(shè)計(jì)。首先對壓縮模塊進(jìn)行子模塊劃分，隨后詳細(xì)介紹了FFT MegaCore的定制及其輸入、輸出控制時(shí)序設(shè)計(jì)，最后對壓縮模塊的FPGA