低功耗SoC芯片超級動態(tài)電壓調(diào)節(jié)關鍵技術的研究.pdf

1、隨著集成電路工藝尺寸向著超深亞微米級甚至納米級進一步縮小,芯片單位面積上的功耗呈指數(shù)級上升,如何最大限度的降低芯片功耗已成為集成電路設計領域亟待解決的關鍵問題。
　　 本文設計了一種面向低功耗應用的超級動態(tài)電壓調(diào)節(jié)(Ultra Dynamic Voltage Scaling)方法。首先,結合開環(huán)和閉環(huán)控制方法各自的優(yōu)勢,設計了基于片上時序監(jiān)測的超級動態(tài)電壓調(diào)節(jié)基本結構,然后確定了電壓調(diào)節(jié)的具體流程,同時對調(diào)節(jié)算法進行了改進,使得

2、電路可以根據(jù)關鍵路徑的時序違規(guī)情況對系統(tǒng)電壓進行實時調(diào)節(jié)。本文分別針對加法器和乘法器采用了超級動態(tài)電壓調(diào)節(jié)設計。最后,為了更好的分析該動態(tài)電壓調(diào)節(jié)方法的效果,搭建了基于HSIM和VCS的聯(lián)合仿真平臺,同時引入了C語言功能模型,完成了晶體管級的功能驗證和功耗仿真。
　　 仿真結果顯示,相對于傳統(tǒng)的動態(tài)電壓調(diào)節(jié)技術,超級動態(tài)電壓調(diào)節(jié)技術可以大幅度的降低工作電壓并保證電路工作在正常狀態(tài),從而減小系統(tǒng)功耗,對乘法器電路最多可達47.3％