基于FPGA的信號處理板高速通信接口研制.pdf

1、隨著半導體器件的發(fā)展,模數(shù)轉化器的采樣速率大大提高,信號處理系統(tǒng)的數(shù)字化程度提高,系統(tǒng)內(nèi)部有大量的數(shù)據(jù)需要實時傳輸。因此,無論民用還是國防工業(yè),都對總線的數(shù)據(jù)傳輸速率提出了更高的要求。目前常用通信協(xié)議的傳輸速率達不到系統(tǒng)要求,而通信行業(yè)專用的高速傳輸協(xié)議對系統(tǒng)來說硬件開銷過于巨大,因此需要一種結構簡單,同時又具有很高數(shù)據(jù)傳輸速率的接口來承擔數(shù)據(jù)傳輸功能。
　　本課題旨在為某雷達信號處理板提供高速通信接口,實現(xiàn)主機通過該接口實時地接

2、收信號處理板發(fā)來的數(shù)據(jù),用以進行處理或加以記錄。由于雷達對實時性有很高的要求,前端會持續(xù)產(chǎn)生高速采樣數(shù)據(jù)源源不斷地發(fā)送給主機。因此信號處理板與主機間的通信接口需要具有高速、穩(wěn)定等特點。本課題設計的通信接口就具有高速、穩(wěn)定的特點。該接口可用于機箱間或板間通過光纖接口進行數(shù)據(jù)傳輸。
　　課題在基于實際應用的條件下簡要分析了OSI-RM參考模型,并根據(jù)課題的實際需要對模型進行一些調整。在參考OSI-RM參考模型的基礎上,分別在FPGA和