嵌入式MPSoC的片上數(shù)據(jù)內存結構設計關鍵技術研究.pdf

1、隨著半導體技術的不斷提高以及嵌入式應用的飛速發(fā)展，在高性能嵌入式系統(tǒng)設計時采用MPSoC結構已經(jīng)成為一種趨勢。由于嵌入式系統(tǒng)是“嵌入到對象體系中的專用計算機系統(tǒng)”，它強調的是面向具有應用的性能最優(yōu)；而MPSoC的片上內存結構與其性能、功耗、成本等幾個關鍵參數(shù)直接相關，并且已經(jīng)成為系統(tǒng)性能提高的一個瓶頸。因此，如何設計MPSoC的片上內存結構使得它針對具有應用性能最優(yōu)，已經(jīng)成為嵌入式系統(tǒng)設計中一個亟待解決的關鍵問題。
　　本文主要研

2、究了嵌入式 MPSoC的片上數(shù)據(jù)內存結構設計的幾項關鍵技術，包括多核間的任務分配與調度、多核間的片上內存容量劃分和單核上的片上內存結構設計。并且在設計MPSoC的片上內存時，為了取得針對具有應用的性能最優(yōu)，采用的是軟硬件協(xié)同設計方法，也就是在一定設計目標下進行硬件和軟件的聯(lián)合優(yōu)化。
　　本文首先對嵌入式系統(tǒng)結構設計要用到的基準測試程序和計算機體系結構仿真器做了詳細的介紹和分析，然后針對上述三項關鍵技術分別做了詳細的研究和優(yōu)化。第一

3、，在多核間任務分配與調度的研究中，本文提出了一種提出了一種基于整數(shù)線性規(guī)劃（ILP）的MPSoC核間數(shù)據(jù)DMA傳輸優(yōu)化算法。該算法集成任務并行和數(shù)據(jù)并行、DMA片上片外數(shù)據(jù)搬運和DMA核間數(shù)據(jù)搬運、DMA數(shù)據(jù)預取于一體，從而很好的解決了媒體應用在MPSoC上的任務分配和數(shù)據(jù)傳輸優(yōu)化問題，并且也為下一步的MPSoC片上數(shù)據(jù)內存的容量劃分和結構設計提供了軟件方面的準備和基礎。第二，在多核間片上內存容量劃分的研究中，本文提出了一種基于ILP的

4、片上數(shù)據(jù)內存容量劃分算法。該算法的核心思想是實際處理時間長的核劃分更多的片上數(shù)據(jù)內存，實際處理時間短的核劃分較少的片上數(shù)據(jù)內存，目標是使得每個核的實際處理時間接近一致，以進一步提升系統(tǒng)性能。第三，在單核片上數(shù)據(jù)內存結構設計的研究中，本文提出了一種片上數(shù)據(jù)內存結構設計探索算法。該算法是一個通用的片上內存結構設計的全搜索算法，目的是讓處理器上被分配任務的數(shù)據(jù)特征與其片上數(shù)據(jù)內存結構更匹配，以進一步提升系統(tǒng)性能。最后，通過這三個算法的綜合設計