基于FPGA的SpaceWire路由器的設(shè)計與驗證.pdf

1、SpaceWire總線是由歐空局（ESA）基于IEEE1355和ANSI/TIA/EIA-644商業(yè)標準推出的一種專門面向航天應(yīng)用的專用通信標準。因其具有串行、雙向全雙工、全數(shù)字、高速(200MHz)、帶路由器的拓撲結(jié)構(gòu)等特點，在航天工業(yè)界具有廣闊的應(yīng)用前景。
　　本文在對SpaceWire協(xié)議詳細研究分析的基礎(chǔ)上，實現(xiàn)了SpaceWire路由器的設(shè)計和驗證，主要研究內(nèi)容如下：
　?。?）在對應(yīng)用于航天領(lǐng)域的各種總線分析比較

2、的基礎(chǔ)上，分析和研究了SpaceWire總線的國內(nèi)外技術(shù)現(xiàn)狀與實現(xiàn)原理。重點研究了其物理層、信號層、字符層、交換層、數(shù)據(jù)包層、網(wǎng)絡(luò)層，作為本文路由器的設(shè)計依據(jù)。
　?。?）設(shè)計了一個四端口、全雙工的SpaceWire路由器IP核，確定了其總體方案，并針對其節(jié)點和路由單元分別進行了設(shè)計和仿真。
　　在設(shè)計節(jié)點時，采用層次化設(shè)計方法，將其劃分為Rx、Tx、Rx_FIFO、Tx_FIFO以及FSM模塊分別進行設(shè)計。采用FCT流量控

3、制節(jié)點數(shù)據(jù)的傳輸，與TCP、UDP等協(xié)議相比，算法簡單、速度更快。并采用兩級觸發(fā)器的方式來同步節(jié)點中存在的節(jié)點時鐘和DS解碼時鐘。
　　設(shè)計IP核的路由單元時，提出了基于輸出端口錯位和時間片循環(huán)調(diào)度的cell矩陣的無阻塞路由算法，以避免輸入端口和輸出端口優(yōu)先級的判別，達到簡化算法、減少硬件開支和縮短時間延時的目的。同時為了避免空間輻射造成的單粒子翻轉(zhuǎn)現(xiàn)象引起的電路傳輸錯誤，對cell單元增加了容錯機制。首先對傳輸數(shù)據(jù)加上能夠糾一檢

4、二的HanMing編碼；當(dāng)檢測到錯誤時，再對單個cell采用動態(tài)局部重構(gòu)的方式實現(xiàn)三模冗余，并且用Partition Pin來代替?zhèn)鹘y(tǒng)的總線宏作為靜態(tài)模塊和動態(tài)模塊的傳輸樞紐。這種動態(tài)三模冗余重構(gòu)一方面能夠提高數(shù)據(jù)的可靠性，另一方面減少硬件資源的損耗。
　?。?）在Xilinx Virtex5開發(fā)板上，用EDK搭建硬件平臺，將SpaceWire路由器IP核掛接在PLB總線上，MicroBlaze軟核作為處理器，實現(xiàn)了75Mbps的