基于FPGA的PCIe高速RS編解碼數據傳輸系統(tǒng)的實現.pdf_第1頁
已閱讀1頁,還剩54頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著當今科技時代的發(fā)展,人們對計算機等硬件設備的數據處理速度要求越來越高。同時隨著數采設備性能的提高,在測試中產生的高速、大容量的數據需要快速、可靠、遠距離的實時數據傳輸。一些并行總線或AMBA總線并不能滿足這樣的高要求,而目前, PCIe總線是能夠實現最高數據傳輸速率的一種串行總線。PCIe體系結構繼承了第二代總線體系結構最有用的特點,并且采用了一些新的技術成果。使得它的數據吞吐率可以達到很高的程度?;谶@樣的背景,本文設計了一個基于

2、PCIe總線的高速RS編解碼數據傳輸系統(tǒng)。而RS碼作為糾錯碼技術之一在通信的各個領域都得到了大規(guī)模的應用,因其編碼算法的相對簡單有效,本文選擇了RS編解碼數據的傳輸,通過Matlab實現RS編碼,而RS譯碼則采用的是Xilinx公司的rs_decoder IPCore。
  本文的主要目標是實現基于PCIe總線的高速串行數據傳輸,會從硬件邏輯和軟件驅動兩部分闡述系統(tǒng)。在硬件邏輯部分,先是對PCIe協(xié)議進行了介紹與研究,接著給出了整

3、個數據傳輸系統(tǒng)的設計方案。整個數據傳輸系統(tǒng)的硬件設計采用了模塊化的設計結構,分為PCIe IPCore的生成調用、PCIe用戶邏輯、數據緩存及RS譯碼器等主要模塊。其中利用FPGA內PCIe硬核實現PCIe總線協(xié)議,使用verilogHDL實現FPGA內部PCIe總線端點的邏輯功能、FIFO緩存、PCIe總線邏輯與RS譯碼器接口以及中斷控制等功能。 PCIe總線端點邏輯又將分為接收模塊、發(fā)送模塊、DMA模塊分別進行設計。在代碼編寫之后對

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論