軟硬件協(xié)同仿真平臺關(guān)鍵技術(shù)的研究與實現(xiàn).pdf

1、從晶體管的出現(xiàn)到高集成度SoC芯片的快速發(fā)展，半導(dǎo)體行業(yè)有著極其輝煌的發(fā)展歷史。同時隨著集成電路的設(shè)計規(guī)模越來越大，SoC設(shè)計技術(shù)帶來的超大規(guī)模邏輯單元使得驗證所花費的時間占整個設(shè)計流程的70％以上。而傳統(tǒng)的RTL仿真軟件，如VCS，NC Verilog等，沒有辦法在合理的時間內(nèi)完全覆蓋整個驗證過程。在此基礎(chǔ)上，工業(yè)界采用了FPGA原型驗證技術(shù)作為IC設(shè)計驗證工作的補充。但是，F(xiàn)PGA原型驗證技術(shù)的弱可視性限制了該技術(shù)在SoC設(shè)計中的使

2、用范圍。為此學(xué)術(shù)界于2007年提出了SCE-MI2.0協(xié)議，旨在利用硬件的速度優(yōu)勢和軟件數(shù)據(jù)處理功能的多樣化來優(yōu)化整個仿真的速度。但是目前業(yè)界還沒有可靠且低成本的解決方案，本文利用流接口PIPE，結(jié)合NoC互連技術(shù)，提出了一種全新的軟硬件協(xié)同仿真硬件架構(gòu)?；谶@一架構(gòu)，可以獲得相比于傳統(tǒng)RTL仿真工具1000倍以上的仿真速度，成功解決了仿真效率低的問題。
　　本文首先通過分析上述瓶頸問題引出了軟硬件協(xié)同仿真的概念，并詳細(xì)介紹了基于

3、SCE-MI協(xié)議的軟硬件協(xié)同仿真平臺的設(shè)計方案:軟件側(cè)產(chǎn)生測試激勵并通過物理通道傳輸給硬件側(cè)，然后硬件側(cè)將得到的仿真數(shù)據(jù)通過物理通道回傳至軟件側(cè)，最后由軟件側(cè)對仿真數(shù)據(jù)進(jìn)行處理并生成波形文件。
　　本文主要討論并設(shè)計實現(xiàn)了軟硬件協(xié)同仿真平臺中的軟件側(cè)SCE-MI接口、硬件側(cè)SCE-MI接口、交易器和仿真數(shù)據(jù)回讀功能功能模塊，并在硬件結(jié)構(gòu)中應(yīng)用NoC互連網(wǎng)絡(luò)。軟件側(cè)SCE-MI接口一方面負(fù)責(zé)測試激勵的生成、處理以及向下發(fā)送，另一方面

4、負(fù)責(zé)仿真數(shù)據(jù)的接收和處理;硬件側(cè)SCE-MI接口主要負(fù)責(zé)接收處理測試激勵并通過NoC連接網(wǎng)絡(luò)發(fā)送至相應(yīng)的交易器，以及將從特定的交易器中獲取的仿真數(shù)據(jù)發(fā)送至軟件側(cè);交易器一方面將從硬件側(cè)SCE-MI接口接收的測試激勵傳輸至DUT相應(yīng)的端口，另一方面將接收的仿真數(shù)據(jù)通過NoC連接網(wǎng)絡(luò)傳輸至硬件側(cè)SCE-MI接口;仿真數(shù)據(jù)回讀功能功能模塊主要負(fù)責(zé)仿真數(shù)據(jù)的獲取并將其傳輸給交易器。
　　最后，本文將軟件側(cè)SCE-MI接口、硬件側(cè)SCE-M