新型終端LDMOS設計與工藝實現.pdf

1、因具有易集成、頻率響應快等優(yōu)點，功率LDMOS器件被廣泛地應用在功率集成電路中。低功耗是功率器件發(fā)展的方向，而LDMOS器件的耐壓(BV)和比導通電阻Ron,sp分別決定著器件的關斷損耗和導通損耗，因此高耐壓和低比導通電阻成為功率 LDMOS器件設計的重要目標。然而，在高壓領域中，比導通電阻和耐壓之間存在劇烈的矛盾關系，這就是業(yè)內所說的“硅極限”問題。
　　本文圍繞著“硅極限”問題，結合橫向器件常用的幾種終端技術（RESURF技術

2、、場板技術和REBULF技術），提出并研究了兩種新型終端 P溝道 LDMOS器件，并根據器件結構設計了可行的工藝方案和版圖。
　　一、提出一種結型場板REBULF pLDMOS器件（JFP-REBULF pLDMOS），根據合作單位的工藝平臺設計了器件的工藝流程，并設計了器件的版圖。首先，漂移區(qū)表面氧化層上方的結型場板能夠顯著地改善器件漂移區(qū)表面的電場分布，提高擊穿電壓，同時場板內的雜質和漂移區(qū)相互耗盡可以提高漂移區(qū)的摻雜濃度使器

3、件比導通電阻下降，而且由于結型場板上存在反偏的 P+N結，場板內的泄漏電流很??；其次，N-body區(qū)下方的N埋層具有RESURF作用，可以降低主結附近電場并進一步提高漂移區(qū)濃度；第三，襯底中的P浮空層具有REBULF作用，在縱向上引入了兩個反偏 P+N結，同時改善了漏端下方的縱向電場和源端附近的橫向電場，提高器件的擊穿電壓。結合工藝和器件聯(lián)合仿真，優(yōu)化了器件的結構參數和工藝參數。仿真結果表明，JFP-REBULF pLDMOS的擊穿電壓

4、為752V，比導通電阻為312mΩ·cm2。最后根據仿真結果設計了器件的版圖，目前正在流片。
　　二、提出了一種積累型延伸柵場板SOI pLDMOS器件（AEG SOI pLDMOS）。該器件最明顯的特征是在漂移區(qū)氧化層上方具有延伸柵場板結構，延伸柵場板的兩端分別與柵漏電極相連。在導通狀態(tài)，延伸柵場板上的電位使漂移區(qū)表面形成濃度很高的空穴積累層，大幅降低器件的比導通電阻；在反向狀態(tài)下，延伸柵場板能調節(jié)漂移區(qū)電場分布從而提高擊穿電壓