MELP基音檢測算法FPGA實現(xiàn)研究.pdf

1、低速率語音編碼技術一直是語音通信領域的一個重要發(fā)展方向和研究熱點?；旌霞罹€性預測編碼(Mixed Excitation Linear Prediction, MELP)算法已被用作美國聯(lián)邦政府的標準算法，并且成為目前應用在各種通信系統(tǒng)中的許多低速率乃至極低速率語音編碼算法的主要參考算法，因此在低速率語音編碼領域占有重要的地位。
　　在實際應用中，一種合適的實現(xiàn)平臺對MELP算法的有效應用有著重要的影響。目前，研究者一般都以各種D

2、SP處理器為平臺對MELP算法的實現(xiàn)進行研究。近年來，隨著制造工藝水平的快速發(fā)展，現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA)芯片的規(guī)模已發(fā)展到等效于千萬級的ASIC門，為其廣泛應用于數(shù)字信號處理領域創(chuàng)造了條件。隨著FPGA在數(shù)字信號處理領域中的應用越來越多，基于FPGA平臺的語音通信系統(tǒng)的研究也成為實際應用的需要。
　　MELP編碼算法中，基音周期是需要計算并編碼傳輸?shù)恼Z音信號的關鍵

3、特征參數(shù)，對算法合成語音的質(zhì)量有著直接的影響。MELP基音檢測算法的作用是提取出語音信號的基音周期，是整個算法中的重要組成部分。
　　MELP基音檢測算法的算法復雜度較高，因而很難在FPGA平臺上實現(xiàn)。但由于其在語音編碼算法中的重要性，本文仍將MELP基音檢測算法作為研究對象，對其在FPGA平臺上的實現(xiàn)進行了研究。首先，作為理論基礎，本文對MELP算法的編解碼流程進行了簡要介紹，并對MELP基音檢測算法的實現(xiàn)過程進行了詳細的分析。

4、然后，為在FPGA平臺上實現(xiàn)MELP基音檢測算法，本文對FPGA及其設計方法進行了研究。最后，本文在MELP基音檢測算法的C定點實現(xiàn)程序和對算法原理的理解的基礎上，用Verilog HDL設計了MELP基音檢測算法的硬件模型，完成了MELP基音檢測算法在FPGA平臺上的實現(xiàn)。
　　在用Verilog HDL對MELP基音檢測算法進行建模時，本文采用了自下而上的設計方法。從最低層的加法、乘法等基本運算單元開始，到整數(shù)基音周期計算、分

5、數(shù)基音周期計算等高層功能模塊，分別建立了相應的硬件模型。通過層層建模最終完成了MELP基音檢測算法整體的FPGA實現(xiàn)。并在實現(xiàn)過程中從處理速度和資源消耗兩個方面分別對各層模型的設計進行了優(yōu)化。
　　在對本文的實現(xiàn)結果進行性能分析時，本文通過與Vivado HLS轉(zhuǎn)換相應C語言函數(shù)得到的FPGA實現(xiàn)結果相比，結果顯示本文實現(xiàn)結果具有良好的面積性能；通過對本文實現(xiàn)的處理時間和計算結果的分析，結果表明本文的實現(xiàn)結果在處理速度和計算結果兩