基于FPGA的集成電路故障注入攻擊硬件模擬方法研究.pdf_第1頁
已閱讀1頁,還剩52頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、 基于 基于 FPGA 的集成電路故障注入攻擊硬件 的集成電路故障注入攻擊硬件模擬方法研究 模擬方法研究 FPGA-based Emulation Method against Fault Injection Attacks on Integrated Circuits 學科專業(yè): 微電子學與固體電子學 作者姓名: 徐 松 指導教師: 張齊軍 教授 天津大學電子信息工程學院 二零一六

2、年十一月摘 要 隨著社會信息化和網(wǎng)絡化, 集成電路和集成電路安全逐漸成為信息技術和信息安全的基礎。近年來,集成電路安全受到來自故障注入攻擊的威脅。故障注入攻擊通過在集成電路中誘導故障迫使電路泄露安全信息,攻擊性強,危害極大。在電路設計設計階段模擬故障注入攻擊對設計進行測試, 查找設計漏洞, 評估設計抗攻擊能力,對于提高芯片安全有著極為重要的意義。 現(xiàn)有的故障注入攻擊模擬方法主要包括芯片測試、 軟件仿真和硬件模擬。 芯片測試成本高。 使

3、用軟件仿真的方法模擬故障注入攻擊, 需要較長時間才能獲得模擬結果。 現(xiàn)有的硬件模擬方法則又存在一些問題: 資源消耗大、 依賴某些 FPGA特定功能、 過多使用腳本導致依賴特定工具、 限制故障模型、 需要修改設計源碼、缺乏對評估方法的研究等。 為了解決這些問題, 本文提出了一種靈活高效的集成電路故障注入攻擊硬件模擬方法。硬件平臺使用普通 FPGA,處理程序則采用 Python 編程語言。該方法首先建立了統(tǒng)一的故障模型框架, 用于生成各種自

4、定義故障模型, 去除對故障模型的限制。 同時還引入了故障數(shù)據(jù)列表文件, 降低故障注入機制對故障數(shù)據(jù)生成過程的影響。接著,基于 FPGA 平臺、掃描設計以及網(wǎng)表處理,設計了一種故障注入硬件架構。 該架構通過在電路網(wǎng)表中插入掃描鏈和故障注入管理模塊, 自動模擬故障注入攻擊。最后,基于現(xiàn)有的故障分析方法,實現(xiàn)了抗故障注入攻擊評估,同時提出了對電路輸出進行統(tǒng)計分析的評估方法。 用本文提出的方法對 AES 加密電路進行的實驗顯示,模擬平臺消耗 2

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論