低壓差穩(wěn)壓器的設計.pdf

1、電源管理電路具有高集成度、高性價比、最簡外圍設備、最佳性能指標、能構成高效率電源等優(yōu)點，具有廣闊的市場前景。低壓差穩(wěn)壓器(LOW Drop-Out Regulator)，主要用于那些基于平臺(數(shù)字信號處理器、超低功率微控制器以及其它高性能低功耗電路模塊)的設計。LDO是新一代的集成電路穩(wěn)壓器，其需求量大，成本低，價格便宜，廣泛應用于產品的電源管理中。主要應用于PDA、MP3播放器、數(shù)碼相機、無線電話與數(shù)據(jù)網絡、儀器等。因此，對LDO進行

2、設計研究，具有深遠的市場價值。 本文設計的LDO，作為高性能鎖相環(huán)(Phase Locked Loop，PLL)設計項目中的一個IP，用于PLL的電源管理。其輸入電壓為3.3V，輸出電壓為1.8V，輸出電流范圍為0mA～22mA，典型負載電流為12.5mA。該LDO IP具有優(yōu)越的高效率、低功耗、外圍設備簡單(無需片外電容)、溫度特性好的特點，對電源噪聲有較好的抑制作用，同時對負載的調整能力強，能夠在負載(PLL)的各種工作條件

3、下穩(wěn)定工作。整個PLL項目是在宏力GSMC 0.18μm 1P6M CMOS工藝下設計完成。 本文主要的工作有以下幾個方面： (1)詳細分析了LDO的工作原理，根據(jù)設計要求構建了系統(tǒng)的整體架構，根據(jù)負載工作情況制定了芯片的設計指標。利用小信號分析方法對系統(tǒng)穩(wěn)定性進行了分析，提出了基于阻尼因子控制的LDO系統(tǒng)穩(wěn)定補償方法。這種補償方法使系統(tǒng)無需片外電容就能穩(wěn)定工作，克服了傳統(tǒng)的等效串聯(lián)電阻補償?shù)牟痪_以及米勒補償中易引入額